Art

J-GLOBAL ID：200902036414428190   Reference number：90A0110373

An architecture of a dataflow single chip processor.

データフロー単一チッププロセッサのアーキテクチャ

Author (5)： SAKAI S (Electrotechnical Lab., Ibaraki, JPN) ,  YAMAGUCHI Y (Electrotechnical Lab., Ibaraki, JPN) ,  HIRAKI K (Electrotechnical Lab., Ibaraki, JPN) ,  KODAMA Y (Electrotechnical Lab., Ibaraki, JPN) ,  YUBA T (Electrotechnical Lab., Ibaraki, JPN)
Material： Proceedings. Annual International Symposium on Computer Architecture  (ACM/IEEE Annual International Symposium on Computer Architecture)
Volume： 16th  Page： 46-53  Publication year： 1989 
JST Material Number： C0446B  ISSN： 1063-6897  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： gate array ,...
Semi thesaurus term： チップ【IC】

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=90A0110373&from=J-GLOBAL&jstjournalNo=C0446B") }}

JST classification (1)： Digital computer systems in general  (JC02010O)

Terms in the title (3)： データフロー ,  プロセッサ ,  アーキテクチャ