Art

J-GLOBAL ID：200902105003634602   Reference number：97A0620555

A 1-V High-Speed MTCMOS Circuit Scheme for Power-Down Application Circuits.

パワーダウン応用回路に適した1V高速MTCMOS回路手法

Author (5)： SHIGEMATSU S (NTT System Electronics Lab., Kanagawa, JPN) ,  MUTOH S (NTT System Electronics Lab., Kanagawa, JPN) ,  MATSUYA Y (NTT System Electronics Lab., Kanagawa, JPN) ,  TANABE Y (NTT System Electronics Lab., Kanagawa, JPN) ,  YAMADA J (NTT, Tokyo, JPN)
Material： IEEE Journal of Solid-State Circuits  (IEEE J Solid-State Circuits)
Volume： 32  Issue： 6  Page： 861-869  Publication year： Jun. 1997 
JST Material Number： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： CMOS structure ,...
Semi thesaurus term： flip-flop circuit

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=97A0620555&from=J-GLOBAL&jstjournalNo=B0761A") }}

JST classification (1)： Semiconductor integrated circuit  (NC03162T)

Terms in the title (2)： 応用回路 ,  手法