Art

J-GLOBAL ID：200902127662001823   Reference number：96A0797177

SP 22.6: A 4.3ns 0.3μm CMOS 54×54b Multiplier Using Precharged Pass-Transistor Logic.

プリチャージされたパス・トランジスタ・ロジックを用いた4.3ns,0.3μm,CMOS54×54ビット乗算器

Author (4)： HANAWA M (Hitachi, Ltd.) ,  KANEKO K (Hitachi, Ltd.) ,  KAWASHIMO T (Hitachi, Ltd.) ,  MARUYAMA H (Hitachi ULSI Engineering Co., Tokyo, JPN)
Material： Digest of Technical Papers. IEEE International Solid-State Circuits Conference  (ISSCC)
Volume： 39  Page： 364-365,474  Publication year： Feb. 1996 
JST Material Number： D0753A  ISSN： 0193-6530  Document type： Proceedings
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： microprocessor ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=96A0797177&from=J-GLOBAL&jstjournalNo=D0753A") }}

JST classification (1)： General-purpose arithmetic and control units  (JC04020N)

Terms in the title (5)： プリチャージ ,  パス ,  トランジスタ ,  ロジック ,  乗算器