Art

J-GLOBAL ID：200902139557964401   Reference number：00A0544484

Development of Three-Dimensional Integration Technology for Highly Parallel Image-Processing Chip.

高度並列画像処理チップのための三次元集積技術の開発

Author (9)： LEE K W (Tohoku Univ., Sendai, JPN) ,  NAKAMURA T (Tohoku Univ., Sendai, JPN) ,  SAKUMA K (Tohoku Univ., Sendai, JPN) ,  PARK K T (Tohoku Univ., Sendai, JPN) ,  SHIMAZUTSU H (Mitsubishi Heavy Co., Hiroshima, JPN) ,  MIYAKAWA N (Fuji Xerox Co., Kanagawa, JPN) ,  KIM K Y (Japan Sci. and Technol. Corp. (CREST), Tokyo, JPN) ,  KURINO H (Tohoku Univ., Sendai, JPN) ,  KOYANAGI M (Tohoku Univ., Sendai, JPN)
Material： Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers  (Japanese Journal of Applied Physics. Part 1. Regular Papers, Brief Communications & Review Papers)
Volume： 39  Issue： 4B  Page： 2473-2477  Publication year： Apr. 30, 2000 
JST Material Number： G0520B  ISSN： 0021-4922  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： ENGLISH (EN)

Thesaurus term： *WSI ,...
Semi thesaurus term： 画像処理チップ

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0544484&from=J-GLOBAL&jstjournalNo=G0520B") }}

JST classification (2)： General  (NC03161C) ,  Graphic and image processing in general  (JE04010I)

Reference (16)：

• 1) K. Kioi, T. Shinozaki, S. Toyoyama, K. Shirakawa, K. Ohtake and S. Tsuchimoto: IEEE J. Solid State Circuit 27 (1992) 1130.
• 2) S. A. Kuhn, M. B. Kleiner, P. Ramm and W. Weber: Tech. Dig. Int. Electron Device Meet. (1995) p. 249.
• 3) S. Takahashi, T. Onodera, Y. Hayashi and T. Kunio: Proc. Symp. VLSI Technology (1995) p. 135.
• 4) P. M. Sailer, P. Singhal, J. Hopwood, D. R. Kaeli, K. Warner and D. P. Vu: IEEE Circuits and Devices 13 (1997) 27.
• 5) V. K. Jain and S. Horiguchi: IEEE Trans. VLSI System 6 (1998) 346.

Terms in the title (4)： 高度 ,  画像処理 ,  三次元集積 ,  開発