Art

J-GLOBAL ID：200902149904643608   Reference number：99A0912394

An Auto-Backgate-Controlled MT-CMOS Circuit.

基板バイアス自動制御MT-CMOS回路技術を用いたLSIの低消費電力化

Author (9)： ARAKAWA TAKAHIKO (徳島文理大) ,  MAKINO HIROSHI (三菱電機 システムLSI事業化推進セ) ,  TSUJIHASHI YOSHIKI (三菱電機) ,  NIII KOJI (三菱電機) ,  MORISHIMA CHIKAYOSHI (三菱電機 システムLSI事業化推進セ) ,  HAYAKAWA YASUSHI (三菱電機) ,  SHIMIZU TOORU (三菱電機) ,  IWADE SHUHEI (三菱電機) ,  KOYAMA TAKESHI (徳島文理大)
Material： 電子情報通信学会論文誌 C-2  (Transactions of the Institute of Electronics, Information and Communication Engineers. C-2)
Volume： J82-C-2  Issue： 9  Page： 505-512  Publication year： Sep. 25, 1999 
JST Material Number： L0196A  ISSN： 0915-1907  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： substrate(plate) ,...
Semi thesaurus term： MT-CMOS

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=99A0912394&from=J-GLOBAL&jstjournalNo=L0196A") }}

JST classification (2)： Logic circuits  (NC05070B) ,  Semiconductor integrated circuit  (NC03162T)

Reference (11)：

• MUTOH, S. 1-V power supply high-speed digital circuit technology with multi threshold-voltage CMOS. IEEE JSSC. 1995, 30, 8, 847-854
• SHIGEMATSU, S. A 1-V high-speed MTCMOS circuit scheme for power-down application circuits. IEEE JSSC. 1997, 32, 6, 861-869
• KURODA, T. A 0.9-V, 150-MHz, 10-mW, 4mm2, 2-D discrete cosine transform core processor with variable-threshold-voltage (VT) scheme. IEEE JSSC. 1996, 31, 11, 1770-1779
• KURODA, T. A high-speed low-power 0.3μm CMOS gate array with variable threshhold voltage (VT) scheme. Proc. IEEE CICC, May 1996. 1996, 53-56
• KURODA, T. Substrate noise influence on circuit performance with variable threshhold voltage (VT) scheme. Proc. IEEE ISLPED, Aug. 1996. 1996, 309-312

Terms in the title (6)： 基板バイアス ,  自動制御 ,  Mt ,  CMOS回路 ,  LSI ,  低消費電力化