Art

J-GLOBAL ID：200902150643625150   Reference number：96A0269439

A Concept of Analog-Digital Merged Circuit Architecture for Future VLSl’s.

将来のVLSIのためのアナログ・ディジタル組合せ回路アーキテクチャの概念

Author (2)： IWATA A (Hiroshima Univ., Higashi-Hiroshima-shi, JPN) ,  NAGATA M (Hiroshima Univ., Higashi-Hiroshima-shi, JPN)
Material： IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)  (IEICE Trans Fundam Electron Commun Comput Sci (Inst Electron Inf Commun Eng))
Volume： E79-A  Issue： 2  Page： 145-157  Publication year： Feb. 1996 
JST Material Number： F0699C  ISSN： 0916-8508  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： ENGLISH (EN)

Thesaurus term： semiconductor integrated circuit ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=96A0269439&from=J-GLOBAL&jstjournalNo=F0699C") }}

JST classification (1)： Semiconductor integrated circuit  (NC03162T)

Reference (29)：

• SUGIBAYASHI, T. A 1 Gb DRAM for file applications. Digest of ISSCC95. 1995, 254-255
• SUZUKI, K. A 500 MHz 32 b 0.4 μm CMOS RISC processor LSI. 1994, 214-215
• DEL SIGNORE, B. A monolithic 20-b delta-sigma A/D converter. IEEE J. of Solid-State Circuits. 1990, 25, 6, 1311-1317
• SODA, M. Si-analog ICs for 20 Gb/s optical receiver. Digest of ISSCC94. 1994, 170-171
• WONG, S. Impact of scaling on MOS analog performance. IEEE J. of Solid-State Circuits. 1983, SC-18, 1, 106-114

Terms in the title (6)： VLSI ,  アナログ ,  ディジタル ,  組合せ回路 ,  アーキテクチャ ,  概念