Art

J-GLOBAL ID：200902167159682882   Reference number：98A0873701

A Gate-Level EHW Chip: Implementing GA Operations and Reconfigurable Hardware on a Single LSI.

ゲートレベルEHWチップ GA操作と再構築可能ハードウェアの単一LSI上への実装

Author (9)： KAJITANI I (Univ. Tsukuba, Ibaraki, JPN) ,  HOSHINO T (Univ. Tsukuba, Ibaraki, JPN) ,  NISHIKAWA D (Hokkaido Univ., Sapporo, JPN) ,  YOKOI H (Hokkaido Univ., Sapporo, JPN) ,  NAKAYA S (Adaptive Devices NEC Lab., Tokyo, JPN) ,  YAMAUCHI T (Adaptive Devices NEC Lab., Tokyo, JPN) ,  INUO T (Adaptive Devices NEC Lab., Tokyo, JPN) ,  KEYMEULEN D (Electrotechnical Lab., Ibaraki, JPN) ,  HIGUCHI T (Electrotechnical Lab., Ibaraki, JPN)
Material： Lecture Notes in Computer Science  (LNBI)
Volume： 1478  Page： 1-12  Publication year： 1998 
JST Material Number： H0078D  ISSN： 0302-9743  Document type： Proceedings
Article type： 原著論文  Country of issue： Germany, Federal Republic of (DEU)  Language： ENGLISH (EN)

Thesaurus term： *genetic algorithm ,...
Semi thesaurus term： 進化的ハードウェア

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=98A0873701&from=J-GLOBAL&jstjournalNo=H0078D") }}

JST classification (1)： Artificial intelligence  (JE08000Z)

Terms in the title (6)： ゲート ,  Ga ,  再構築 ,  ハードウェア ,  LSI ,  実装