Art

J-GLOBAL ID：200902178764047759   Reference number：02A0294014

On Diagnosing Multiple Stuck-at Faults Using Multiple and Single Fault Simulation in Combinational Circuits.

組合せ回路における多重及び単一故障シミュレーションを用いた多重縮退故障の診断

Author (4)： TAKAHASHI H (Ehime Univ., Ehime, JPN) ,  BOATENG K O (Ehime Univ., Ehime, JPN) ,  SALUJA K K (Univ. Wisconsin, WI, USA) ,  TAKAMATSU Y (Ehime Univ., Ehime, JPN)
Material： IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems  (IEEE Trans Comput-Aided Des Integr Circuits Syst)
Volume： 21  Issue： 3  Page： 362-368  Publication year： Mar. 2002 
JST Material Number： B0142C  ISSN： 0278-0070  CODEN： ITCSDI  Document type： Article
Article type： 短報  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *combinational circuit ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=02A0294014&from=J-GLOBAL&jstjournalNo=B0142C") }}

JST classification (2)： Measurement,testing and reliability of solid-state devices  (NC03040G) ,  Logic circuits  (NC05070B)

Terms in the title (5)： 組合せ回路 ,  多重 ,  故障シミュレーション ,  縮退故障 ,  診断