Art
J-GLOBAL ID：200902198584993924   Reference number：02A0881325

A Fail-Safe Condition for Multiple-Valued Logic Circuits Consisting of AND, OR and NOT Gates.

AND,OR及びNOT素子で構成される多値論理回路のフェールセーフ条件
Author (2)：
NAKASHIMA KYOICHI

About NAKASHIMA KYOICHI

(富山県大 工)

About 富山県大 工

, 
TAKAGI NOBORU

About TAKAGI NOBORU

(富山県大 工)

About 富山県大 工


Material：
電子情報通信学会論文誌 A  (IEICE Transaction on Fundamentals of Electronics, Communications and Computer Sciences (Japan Edition))

About 電子情報通信学会論文誌 A


Volume： J85-A  Issue： 11  Page： 1244-1253  Publication year： Nov. 01, 2002 
JST Material Number： S0621A  ISSN： 0913-5707  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)
Thesaurus term：
Thesaurus term/Semi thesaurus term
Keywords indexed to the article.
All keywords is available on JDreamIII(charged).
On J-GLOBAL, this item will be available after more than half a year after the record posted. In addtion, medical articles require to login to MyJ-GLOBAL.
*many-valued logic

About many-valued logic

,...
   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=02A0881325&from=J-GLOBAL&jstjournalNo=S0621A") }}
JST classification (1)：
JST classification
Category name(code) classified by JST.
Logic circuits 
(NC05070B)

About Logic circuits

Terms in the title (2)：
Terms in the title
Keywords automatically extracted from the title.
多値論理回路

About 多値論理回路

, 
フェールセーフ

About フェールセーフ


Return to Previous Page

TOP

BOTTOM