Art

J-GLOBAL ID：200902230419799910   Reference number：06A0716292

Characteristics and Modeling of Sub-10-nm Planar Bulk CMOS Devices Fabricated by Lateral Source/Drain Junction Control

ラテラルソース/ドレイン接合制御により作成したサブ10nmプラナバルクCMOSデバイスの特性化とモデリング

Author (15)： WAKABAYASHI Hitoshi (NEC Corp., Sagamihara, JPN) ,  EZAKI Tatsuya (NEC Corp.) ,  EZAKI Tatsuya (Hiroshima Univ., Higashi-Hiroshima, JPN) ,  SAKAMOTO Toshitsugu (NEC Corp., Sagamihara, JPN) ,  KAWAURA Hisao (NEC Corp., Sagamihara, JPN) ,  IKARASHI Nobuyuki (NEC Corp., Sagamihara, JPN) ,  IKEZAWA Nobuyuki (NEC Electronics Corp., Kanagawa, JPN) ,  NARIHIRO Mitsuru (NEC Corp., Sagamihara, JPN) ,  OCHIAI Yukinori (Hiroshima Univ., Higashi-Hiroshima, JPN) ,  OCHIAI Yukinori (Japan Sci. and Technol. Agency, Saitama, JPN) ,  IKEZAWA Takeo (NEC Informatec Systems, Ltd., Tokyo, JPN) ,  TAKEUCHI Kiyoshi (NEC Corp., Sagamihara, JPN) ,  YAMAMOTO Toyoji (NEC Corp., Sagamihara, JPN) ,  HANE Masami (NEC Corp., Sagamihara, JPN) ,  MOGAMI Tohru (NEC Corp., Sagamihara, JPN)
Material： IEEE Transactions on Electron Devices  (IEEE Trans Electron Devices)
Volume： 53  Issue： 9  Page： 1961-1970  Publication year： Sep. 2006 
JST Material Number： C0222A  ISSN： 0018-9383  CODEN： IETDAI  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *CMOS structure ,...
Semi thesaurus term： annealing ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=06A0716292&from=J-GLOBAL&jstjournalNo=C0222A") }}

JST classification (2)： Transistors  (NC03070N) ,  General  (NC03161C)

Terms in the title (5)： ドレイン ,  サブ ,  CMOS ,  特性化 ,  モデリング