Art

J-GLOBAL ID：200902237376078592   Reference number：08A0209205

VARIUS: A Model of Process Variation and Resulting Timing Errors for Microarchitects

VARIUS:プロセス変動のモデルとその結果としてのマイクロア-キテクトに対するタイミング誤差

Author (6)： SARANGI Smruti R. (Synopsis Res., Bangalore, IND) ,  GRESKAMP Brian (Univ. Illinois, IL, USA) ,  TEODORESCU Radu (Univ. Illinois, IL, USA) ,  NAKANO Jun (IBM, JPN) ,  TIWARI Abhishek (Univ. Illinois, IL, USA) ,  TORRELLAS Josep (Univ. Illinois, IL, USA)
Material： IEEE Transactions on Semiconductor Manufacturing  (IEEE Trans Semicond Manuf)
Volume： 21  Issue： 1  Page： 3-13  Publication year： Feb. 2008 
JST Material Number： T0521A  ISSN： 0894-6507  CODEN： ITSMED  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： fluctuation and variation ,  *semiconductor process ,  computer architecture ,  *timing analysis ,  *process parameter ,  voltage ,  error (measure) ,  normal distribution ,  floor plan ,  probability distribution ,  probability density ,  distribution function ,  modeling ,  error rate ,  probabilistic density function ,  threshold voltage ,  parameter variation ,  *process variation ,  micro architecture ,  random error

JST classification (2)： General  (NC03161C) ,  Statistical quality control  (KB04030W)

Terms in the title (3)： プロセス変動 ,  モデル ,  タイミング誤差