Art

J-GLOBAL ID：200902244074006750   Reference number：09A0113761

A Dynamic Instruction Scheduler for ALU Cascading

ALU Cascadingのための動的命令スケジューラ

Author (5)： OGATA KOSUKE (三菱電機 情報技総研) ,  YAO Jun (京大 大学院情報学研究科) ,  SHIMADA HAJIME (京大 大学院情報学研究科) ,  MIWA SHINOBU (東京農工大) ,  TOMITA SHINJI (京大 大学院情報学研究科)
Material： 情報処理学会シンポジウム論文集  (情報処理学会ワークショップ論文集)
Volume： 2008  Issue： 5  Page： 105-114  Publication year： Jun. 04, 2008 
JST Material Number： Y0978B  ISSN： 1344-0640  Document type： Proceedings
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *instruction control ,  dynamic system ,  arithmetic unit ,  *arithmetic processor ,  computer architecture ,  pipeline processing ,  benchmark ,  speedup ,  CPM ,  consumed electric power ,  performance evaluation ,  *superscalar processor ,  superscalar architecture ,  *instruction scheduling ,  arithmetic and logic unit
Semi thesaurus term： arithmetic and logic unit ,  *ALU Cascading ,  critical path method

JST classification (1)： Control systems  (JC02030K)

Terms in the title (3)： ALU ,  命令 ,  スケジューラ