Art

J-GLOBAL ID：200902252640846608   Reference number：09A0817821

Body Effect Compensation Method on Two Subthreshold MOSFETs Citcuitry between Rails

弱反転領域で動作するMOSFETを用いた2段積み構成回路における基板効果補償手法

Author (3)： TAKAKUBO KAORI (明治大学理工学部) ,  SHIMODA RYO (明治大学理工学部) ,  TAKAKUBO HAJIME (中央大学理工学部)
Material： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
Volume： 129  Issue： 8  Page： 1505-1510 (J-STAGE)  Publication year： 2009 
JST Material Number： S0810A  ISSN： 0385-4221  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *MOSFET ,  *substrate(plate) ,  extraction ,  parameter ,  electric current ,  *subtracter ,  *CMOS structure ,  *analog integrated circuit ,  voltage ,  consumed electric power
Semi thesaurus term： parameter extraction ,  拡散電流 ,  基板効果 ,  弱反転動作 ,  electrical low voltage ,  threshold voltage

JST classification (1)： General  (NC03161C)

Reference (7)：

• (1) E A. Vittoz and J. Fellrath: “CMOS Analog Integrated Circuits Based on Weak Inversion Operation”, IEEE J. Solid-State Circuits, Vol. SC-12, No. 3, pp. 224-231 (1977-6)
• (2) M. Chen and J. Ho: “A Three-Parameters-Only MOSFET Subthreshold Current CAD Model Considering Back-Gate Bias and Process Variation”, IEEE J. Solid-State Circuits, Vol. SC-16, No. 4, pp. 343-352 (1997-4)
• (3) H. Takakubo, T. Hikichi, and K. Takakubo: “Voltage Attenuator Consisting of Two MOSFET's in Weak Inversion Region”, IEICE C, Vol. J85-C, pp. 100-101 (2002-2) (in Japanese)
• 高窪 統・引地利行・高窪かをり:「弱反転領域の動作を利用した2段積み構成の電圧減衰回路」信学論C,J85, pp. 100-101 (2002-2)
• (4) K. Takakubo, T. Eto, and H. Takakubo: “Analysis and Modeling of Leakage Current for four-terminal MOSFET in OFF-State and Low Loakage Switches”, IEICE Trans. Fundamentals, Vol. E92-A, pp. 421-429 (2009-2)

Terms in the title (5)： 弱反転 ,  MOSFET ,  基板効果 ,  補償 ,  手法