Art

J-GLOBAL ID：200902255830463763   Reference number：04A0667113

Model Order Reduction

モデルオーダリダクション-回路,電磁界,機械をコンパクトに表現する-

Author (3)： TANJI YUICHI (香川大 工) ,  WATANABE TAKAYUKI (静岡県大 経営情報) ,  ASAI HIDEKI (静岡大 工)
Material： 電子情報通信学会誌  (Journal of the Institute of Electronics, Information and Communication Engineers)
Volume： 87  Issue： 9  Page： 784-790  Publication year： Sep. 01, 2004 
JST Material Number： F0019A  ISSN： 0913-5693  Document type： Article
Article type： 解説  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： system model ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0667113&from=J-GLOBAL&jstjournalNo=F0019A") }}

JST classification (1)： General  (NC03161C)

Reference (19)：

• KUNDERT, K. Design of mixed-signal systems-on-a-chip. IEEE Trans. Comput.-Aided Des., Integr. Circuits Syst. 2000, 19, 12, 1561-1571
• ISMAIL, Y. I. Equivalent Elmore delay for RLC trees. IEEE Trans. Comput.-Aided Des., Integr. Circuits Syst. 2000, 19, 1, 83-97
• PILLAGE, L. T. Asymptotic waveform evaluation for timing analysis. IEEE Trans. Comput.-Aided Des., Integr. Circuits Syst. 1990, 9, 4, 352-366
• FELDMANN, P. Reduced-order modeling of large linear subcircuits via a block Lanczos algorithms. IEEE Trans. Comput.-Aided Des., Integr. Circuits Syst. 1995, 14, 639-649
• ODABASIOGLU, A. PRIMA : passive reduced-order interconnect macromodeling algorithm. IEEE Trans. Comput.-Aided Des., Integr. Circuits Syst. 1998, 17, 8, 645-654

Terms in the title (2)： 電磁界 ,  表現