Art

J-GLOBAL ID：200902259752132327   Reference number：06A0866067

Body Bias Generator for Leakage Power Reduction of Low-Voltage Digital Logic Circuits

低電圧ディジタル論理回路の漏えい電力削減のための基板バイアス発生器

Author (5)： JEONG Ji-Yong (Korea Univ., Seoul, KOR) ,  KIM Gil-Su (Korea Univ., Seoul, KOR) ,  SON Jong-Pil (Korea Univ., Seoul, KOR) ,  RIM Woo-Jin (Korea Univ., Seoul, KOR) ,  KIM Soo-Won (Korea Univ., Seoul, KOR)
Material： Lecture Notes in Computer Science  (LNBI)
Volume： 4148  Page： 350-359  Publication year： 2006 
JST Material Number： H0078D  ISSN： 0302-9743  Document type： Proceedings
Country of issue： Germany, Federal Republic of (DEU)  Language： ENGLISH (EN)

Terms in the title (6)： 低電圧 ,  ディジタル ,  論理回路 ,  漏えい ,  基板バイアス ,  発生器