Art

J-GLOBAL ID：200902260696739742   Reference number：07A0047404

The Design and Implementation of the Massively Parallel Processor Based on the Matrix Architecture

マトリックスアーキテクチャをベースとする超並列プロセッサの設計と実装

Author (15)： NODA Hideyuki (Renesas Technol. Corp., Hyogo, JPN) ,  NAKAJIMA Masami (Renesas Technol. Corp., Hyogo, JPN) ,  DOSAKA Katsumi (Renesas Technol. Corp., Hyogo, JPN) ,  NAKATA Kiyoshi (Renesas Technol. Corp., Hyogo, JPN) ,  HIGASHIDA Motoki (Renesas Technol. Corp., Hyogo, JPN) ,  YAMAMOTO Osamu (Renesas Technol. Corp., Hyogo, JPN) ,  MIZUMOTO Katsuya (Renesas Technol. Corp., Hyogo, JPN) ,  TANIZAKI Tetsushi (Renesas Technol. Corp., Hyogo, JPN) ,  GYOHTEN Takayuki (Renesas Technol. Corp., Hyogo, JPN) ,  OKUNO Yoshihiro (Renesas Technol. Corp., Hyogo, JPN) ,  KONDO Hiroyuki (Renesas Technol. Corp., Hyogo, JPN) ,  SHIMAZU Yukihiko (Renesas Technol. Corp., Hyogo, JPN) ,  ARIMOTO Kazutami (Renesas Technol. Corp., Hyogo, JPN) ,  SAITO Kazunori (Renesas Technol. Corp., Hyogo, JPN) ,  SHIMIZU Toru (Renesas Technol. Corp., Hyogo, JPN)
Material： IEEE Journal of Solid-State Circuits  (IEEE J Solid-State Circuits)
Volume： 42  Issue： 1  Page： 183-192  Publication year： Jan. 2007 
JST Material Number： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： packaging(mounting) ,...
Semi thesaurus term： CMOS技術 ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0047404&from=J-GLOBAL&jstjournalNo=B0761A") }}

JST classification (2)： Digital computer systems in general  (JC02010O) ,  Digital computer hardwares in general  (JC04010C)

Terms in the title (5)： マトリックス ,  アーキテクチャ ,  並列プロセッサ ,  設計 ,  実装