Art

J-GLOBAL ID：200902272446601883   Reference number：09A0792656

Implementation of a Power-saving Scheduler on L4 Microkernel

L4マイクロカーネルにおける省電力スケジューラの開発

Author (5)： HAYASHI KAZUHIRO (東京農工大 大学院工学府) ,  KANAI JUN (東京農工大 大学院工学府) ,  KANAI JUN (日本学術振興会) ,  MARUYAMA KATSUMI (国立情報学研) ,  NAMIKI MITARO (東京農工大 大学院共生科学技術研究院)
Material： 情報処理学会論文誌トランザクション(CD-ROM)  (情報処理学会論文誌 Computer Vision and Applications(CD-ROM))
Volume： 2008  Issue： 2  Page： VOL.2NO.1,96-109  Publication year： Apr. 15, 2009 
JST Material Number： L7379A  ISSN： 1882-7772  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： software ,  *scheduling ,  *microkernel ,  thread ,  forecast ,  *performance evaluation ,  frequency (Hz) ,  central processing unit ,  packaging design ,  operating system ,  input-output ,  *Energy efficient technologies ,  *saving
Semi thesaurus term： *energy saving ,  CPU ,  CPU周波数 ,  DVFS ,  *scheduler ,  *electric power saving ,  performance predicting

JST classification (2)： Operating systems  (JD03020J) ,  Computer system development  (JD02010R)

Reference (13)：

• Au, A. and Heiser, G.: L4 User Manual (1999). http://l4hq.org/docs/manuals/l4uman.pdf
• Choi, K., Soma, R. and Pedram, M.: Off-Chip Latency-Driven Dynamic Voltage and Frequency Scaling for an MPEG Decoding, Proc.41th IEEE/ACM Design Automation Conference, pp. 544-549(2004).
• Govil, K., Chan, E. and Wasserman, H.: Comparing Algorithms for Dynamic Speed-Setting of a Low-Power CPU, Technical Report TR-95-017, ICSI (1995).
• Intel: Enhanced Intel SpeedStep Technology for the Intel Pentium M Processor (2004). http://www.intel.com/design/intarch/papers/30117401.pdf
• Intel: Intel Pentium M Processor with 2-MB L2 Cache and 533-MHz Front Side Bus (2005). http://download.intel.com/design/mobile/datashts/30526202.pdf

Terms in the title (4)： カーネル ,  省電力 ,  スケジューラ ,  開発