Art

J-GLOBAL ID：200902276105749888   Reference number：03A0359586

Copper Electroplating for Via-Hole and Through-Hole Co-Existed Circuit Boards.

ビアホール・スルーホール混在基板への電気銅めっき

Author (5)： OYAMADA KIMIKO (関東学院大 大学院) ,  NISHINAKAYAMA HIROSHI (関東学院大 大学院) ,  AKIYAMA MIKI (関東学院大 工) ,  MIURA SHUHEI (関東学院大 大学院) ,  HONMA HIDEO (関東学院大 工)
Material： エレクトロニクス実装学会誌  (Journal of Japan Institute of Electronics Packaging)
Volume： 6  Issue： 3  Page： 228-233  Publication year： May. 01, 2003 
JST Material Number： S0579C  ISSN： 1343-9677  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *printed board ,...
Semi thesaurus term： current waveform ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=03A0359586&from=J-GLOBAL&jstjournalNo=S0579C") }}

JST classification (2)： Printed circuits  (NA05040O) ,  Electroplating  (WC08023B)

Reference (11)：

• 1) 塚田裕: “ビルドアップ配線板の動向と光硬化性樹脂による技術”, 回路実装学会誌, Vol. 13, No. 2, pp. 65-69, 1998
• 2) 松浪卓史, 伊藤智子, 岩本由香, 大和茂: “ビアフィリング対応の硫酸銅めっき添加剤”, エレクトロニクス実装学会誌, Vol. 4, No. 7, pp. 629-633, 2001
• 3) 若林信一, 中澤清, 金子紀男: “エレクトロニクス実装におけるマイクロファブリケーションの現状”, Vol. 39, No. 12, pp. 1003-1009, 2000
• 4) 近藤和夫, 山川統広, 田中善之助, 間野和美: “ビア充てんめっきの形状支配因子”, エレクトロニクス実装学会誌, Vol. 4, No. 1, pp. 37-40, 2001
• 5) 阿部真二, 藤波和之, 青野隆之, 本間英夫: “微小ビアホールへの無電解銅めっきの均一析出性”, 表面技術, Vol. 48, No. 4, pp. 433-438, 1997

Terms in the title (2)： スルーホール ,  銅めっき