Pat

J-GLOBAL ID：200903000421774663

貼り合わせ基板の作製方法

Inventor： 中澤 一志 ,  武井 時男 ,  深美 正雄
Applicant, Patent owner： 信越半導体株式会社 ,  長野電子工業株式会社
Agent (1)： 好宮 幹夫
Gazette classification：公開公報
Application number (International application number)：1997191778
Publication number (International publication number)：1999026337
Application date： Jul. 02, 1997
Publication date： Jan. 29, 1999
Summary：

【要約】 (修正有)【課題】 未結合部の存在する領域をできるだけ小さくすることによって、デバイス作製可能面積を大きくし、貼り合わせ基板およびデバイスの作製歩留、生産性、コストの改善をはかるとともに、除去すべき未結合部の存在領域を小さくすることによって、複雑で時間がかかる未結合部の除去工程を、短縮・簡素化して貼り合わせ基板の生産性の向上、コストの低減をはかることができる貼り合わせ基板の作製方法を提供する。【解決手段】 二枚の半導体基板を直接、または、酸化膜を介して他方の半導体基板と密着させ、これに熱処理を加えて強固に結合させた後、デバイス作製側基板を研削・研磨して、所望厚さまで薄膜化する貼り合わせ基板の作製方法において、前記二枚の半導体基板のうち、少なくとも一方の半導体基板の厚さは通常の半導体基板の厚さより薄いものを用いて密着させる、ことを特徴とする貼り合わせ基板の作製方法。

Claim (excerpt)：

二枚の半導体基板を直接密着させ、これに熱処理を加えて強固に結合させた後、デバイス作製側基板を研削・研磨して、所望厚さまで薄膜化する貼り合わせ基板の作製方法において、前記二枚の半導体基板のうち、少なくとも一方の半導体基板の厚さは通常の半導体基板の厚さより薄いものを用いて密着させる、ことを特徴とする貼り合わせ基板の作製方法。

IPC (2)：

H01L 21/02 ,  H01L 21/304 321

FI (2)：

H01L 21/02 B ,  H01L 21/304 321 M

Patent cited by the Patent：

Cited by examiner (7)

• ウエーハの結合方法
  Gazette classification：公開公報   Application number：特願平6-227210   Applicant：信越半導体株式会社
• 特開平1-181438
  
• 半導体基板の製造方法
  Gazette classification：公開公報   Application number：特願平5-081218   Applicant：信越半導体株式会社, 長野電子工業株式会社
• 結合ウエーハの製造方法
  Gazette classification：公開公報   Application number：特願平5-158253   Applicant：信越半導体株式会社
• 鏡面ウエーハの接合方法及びその装置
  Gazette classification：公開公報   Application number：特願平7-252821   Applicant：長野電子工業株式会社, 信越半導体株式会社
• 貼合せ半導体ウェハとその製造方法
  Gazette classification：公開公報   Application number：特願平5-250154   Applicant：コマツ電子金属株式会社
• 接着半導体基板の製造方法
  Gazette classification：公開公報   Application number：特願平5-157552   Applicant：住友シチックス株式会社