デュアルゲートCMOS型半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：野口繁雄
Gazette classification：公開公報
Application number (International application number)：1993351803
Publication number (International publication number)：1995202011
Application date： Dec. 29, 1993
Publication date： Aug. 04, 1995
Summary：

【要約】【目的】高集積化を果たし、製造の工程数も増やさずに、ゲート電極での不純物の拡散を抑える。【構成】 NMOSFETのゲートとなる領域のポリシリコン膜6にN型不純物17を導入し、PMOSFETのゲートとなる領域のポリシリコン膜6にP型不純物18を導入した後、チタンシリサイド膜27を成膜する。チタンシリサイド膜27には窒素原子21を導入し、その窒素原子21を活性化するためにアニールを行なう。その後、チタンシリサイド膜27、ポリシリコン膜6及びゲート酸化膜5をパターン化してポリサイドゲート電極31N,31Pとする。

Claim (excerpt)：

PMOS0FETのゲート電極にP型ポリシリコンゲート電極を有し、NMOS0FETのゲート電極にN型ポリシリコンゲート電極を有し、かつ両ポリシリコンゲート電極上には両ポリシリコンゲート電極を接続する高融点金属シリサイド層が積層されているCMOS型半導体装置において、前記高融点金属シリサイド層が不純物の拡散を妨げる原子を含有していることを特徴とするCMOS型半導体装置。

IPC (3)：

H01L 21/8238 , H01L 27/092 , H01L 29/43

FI (2)：

H01L 27/08 321 D , H01L 29/46 D

Patent cited by the Patent：

Cited by examiner (3)

特開平2-237024
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平4-159165 Applicant：松下電器産業株式会社
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平6-044173 Applicant：三菱電機株式会社

Return to Previous Page