Pat

J-GLOBAL ID：200903000751859134

1次元離散コサイン変換回路及び2次元離散コサイン変換回路

Inventor： 山田 幸二 ,  酒井 潔 ,  中川 章
Applicant, Patent owner： 富士通株式会社
Agent (1)： 松本 昂
Gazette classification：公開公報
Application number (International application number)：1998106575
Publication number (International publication number)：1999306165
Application date： Apr. 16, 1998
Publication date： Nov. 05, 1999
Summary：

【要約】【課題】 離散コサイン変換回路の回路規模、演算速度とも優れた離散コサイン変換回路を提供することを目的とする。【解決手段】 被変換係数do〜d7とした時、d'0=d0+d7,d'1=d1+d6,d'2=d2+d5,d'3=d3+d4,d'4=d0-d7,d'5=d1-d6,d'6=d2-d5,d'7=d3-d4 を算出する第1前処理手段と、d"0=d'0+d'3,d"1=d'1+d'2,d"2=d'0-d'3,d"3=d'1-d'2,d"4=d'4 ×a1+d'7×a2,d"5=d'5 ×a3+d'6×a4,d"6=d'4×a1-d'7×a2、d"7=d'5 ×a3-d'6×a4を算出する第2前処理手段と、ee0=a5×(d"0+d"1),ee1=a5×(d"0-d"1) を算出する第1積和演算手段と、eo0=a6×d"2+a7×d"3,eo1=a7×d"2-a6×d"3 を算出する第2積和演算手段と、oe0=a8×d"4+a8×d"5,oe1=a9×d"4-a9×d"5 を算出する第3積和演算手段と、oo0=a10 ×d"6+a11 ×d"7,oo1=a11 ×d"6 -a10×d"7 を算出する第4積和演算手段と、ee0,oe0+oo0,eo0,oo0+oe1,ee1,oe1+oo1,eo1,oo1 を出力する後処理手段とを具備して構成する。

Claim (excerpt)：

8点1次元離散コサイン変換の被変換係数8個を低周波側からd0,d1,d2,d3,d4,d5,d6,d7とした時、d’0=d0+d7,d’1=d1+d6,d’2=d2+d5,d’3=d3+d4,d’4=d0-d7,d’5=d1-d6,d’6=d2-d5,d’7=d3-d4を算出する第1前処理手段と、d”0=d’0+d’3,d”1=d’1+d’2,d”2=d’0-d’3,d”3=d’1-d’2,d”4=d’4×第1係数+d’7×第2係数,d”5=d’5×第3係数+d’6×第4係数,d”6=d’4×前記第1係数-d’7×前記第2係数、d”7=d’5×前記第3係数-d’6×前記第4係数を算出する第2前処理手段と、ee0=第5係数×d”0+前記第5係数×d”1,ee1=前記第5係数×d”0-前記第5係数×d”1を算出する第1積和演算手段と、eo0=第6係数×d”2+第7係数×d”3,eo1=前記第7係数×d”2-前記第6係数×d”3を算出する第2積和演算手段と、oe0=第8係数×d”4+前記第8係数×d”5,oe1=第9係数×d”4-前記第9係数×d”5を算出する第3積和演算手段と、oo0=第10係数×d”6+第11係数×d”7,oo1=前記第11係数×d”6-前記第10係数×d”7を算出する第4積和演算手段と、D0=ee0,D1=oe0+oo0,D2=eo0,D3=oo0+oe1,D4=ee1,D5=oe1+oo1,D6=eo1,D7=oo1を出力する後処理手段と、を具備したことを特徴とする1次元離散コサイン変換回路。

IPC (2)：

G06F 17/14 ,  H04N 7/30

FI (2)：

G06F 15/332 S ,  H04N 7/133 Z

Patent cited by the Patent：

Cited by examiner (2)

• 逆離散コサイン変換装置
  Gazette classification：公開公報   Application number：特願平6-247469   Applicant：富士通株式会社
• 直交変換処理装置
  Gazette classification：公開公報   Application number：特願平7-047535   Applicant：日本電気株式会社