半導体メモリおよびその製造方法

Inventor：
Applicant, Patent owner： ,
Agent (1)：佐藤一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993283258
Publication number (International publication number)：1995142610
Application date： Nov. 12, 1993
Publication date： Jun. 02, 1995
Summary：

【要約】【目的】メモリセルを構成するトランジスタを小形化を図ることにより小面積化を実現した半導体メモリを提供する。【構成】 p型半導体基板21に形成された溝22と、半導体基板21の表面に形成された第1のN+領域23と、溝22の底面に埋め込み形成された第2のN+領域24と、半導体基板21の表面および溝22の表面に形成された酸化膜25と、溝22の側面の酸化膜25上に形成されたゲート電極26と、溝22と直交し、この溝22との交差部においてゲート電極26と導通するように半導体基板21上に形成されたワード線27とを備える。

Claim (excerpt)：

半導体基板に形成された溝と、この溝と直交するように前記半導体基板に形成された帯状のN+領域と、前記半導体基板の表面および前記溝の表面に形成された酸化膜と、前記溝の側面の前記酸化膜上に形成されたワード線と、を備えたことを特徴とする半導体メモリ。

IPC (2)：

H01L 21/8246 , H01L 27/112

Patent cited by the Patent：

Cited by applicant (6)

特開平4-226071
半導体メモリ装置とその製造方法
Gazette classification：公開公報 Application number：特願平3-299912 Applicant：株式会社リコー
特開平2-246155

Show all

Cited by examiner (7)

特開平4-226071
半導体メモリ装置とその製造方法
Gazette classification：公開公報 Application number：特願平4-139922 Applicant：株式会社リコー
半導体メモリ装置とその製造方法
Gazette classification：公開公報 Application number：特願平3-299912 Applicant：株式会社リコー

Show all

Return to Previous Page