半導体集積回路

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：2000296826
Publication number (International publication number)：2002111475
Application date： Sep. 28, 2000
Publication date： Apr. 12, 2002
Summary：

【要約】【課題】レイアウト面積の増大を最小限に抑えつつ、出力電位及び出力タイミングを毎回ほぼ一定とすることが出来る半導体集積回路を提供すること。【解決手段】ゲートに内部電位が印加され、ドレインが出力端子に接続されたnチャネルMOSトランジスタ11と、ゲートにスイッチング信号が入力され、ドレインがnチャネルMOSトランジスタ11のソースに接続され、ソースが接地電位に接続されたnチャネルMOSトランジスタ12と、MOSトランジスタ11、12のゲート間に設けた容量素子13とを有し、MOSトランジスタ11のゲート、ドレイン間に寄生的に形成されるミラー容量14によるカップリングでのMOSトランジスタ11のゲート電位の変化を、容量素子13によるカップリングによって相殺することを特徴としている。

Claim (excerpt)：

ゲートに電位が印加され、ドレインが出力端子に接続された第1MOSトランジスタと、ゲートに前記出力端子の出力レベルを制御するためのスイッチング信号が入力され、ドレインが前記第1MOSトランジスタのソースに接続され、ソースが第1の電位に接続された、前記第1MOSトランジスタと同一の導電型の第2MOSトランジスタと、前記第1MOSトランジスタのゲートと、前記第1MOSトランジスタのドレイン電位と相補な電位変化をするノードとの間に接続され、前記第1MOSトランジスタのゲート、ドレイン間に寄生的に形成されるミラー容量によるカップリングで発生する該第1MOSトランジスタのゲート電位の変化を補償する容量素子とを具備することを特徴とする半導体集積回路。

IPC (3)：

H03K 19/0175 , G11C 11/409 , G11C 11/407

FI (3)：

H03K 19/00 101 F , G11C 11/34 354 Q , G11C 11/34 362 S

F-Term (16)：

5B024AA07 , 5B024AA15 , 5B024BA29 , 5B024CA07 , 5J056AA04 , 5J056BB21 , 5J056BB57 , 5J056DD13 , 5J056DD26 , 5J056DD27 , 5J056DD28 , 5J056DD51 , 5J056EE11 , 5J056FF07 , 5J056FF08 , 5J056KK01

Patent cited by the Patent：

Cited by applicant (6)

特開平2-101816
出力回路及び入力回路並びに半導体集積回路装置
Gazette classification：公開公報 Application number：特願2000-190112 Applicant：日本電気株式会社
半導体記憶装置
Gazette classification：公開公報 Application number：特願平7-185386 Applicant：株式会社沖マイクロデザイン宮崎, 沖電気工業株式会社

Show all

Cited by examiner (2)

特開平2-101816
出力回路及び入力回路並びに半導体集積回路装置
Gazette classification：公開公報 Application number：特願2000-190112 Applicant：日本電気株式会社

Return to Previous Page