Pat
J-GLOBAL ID：200903001175390237

デジタルフェ-ズロックドル-プ回路

Inventor：
小倉 洋一

About 小倉 洋一


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999001690
Publication number (International publication number)：2000200467
Application date： Jan. 07, 1999
Publication date： Jul. 18, 2000
Summary：
【要約】【課題】 広範囲のキャプチャレンジを有し、高速かつ安定に同期引込み可能なデジタルフェーズロックドループ回路を提供することである。【解決手段】 記録媒体に記録されたデータフォーマットの単一周波数データ領域の再生中に、アナログ・デジタルコンバータ2で標本化された多ビットのデジタルデータ信号から直流成分を除去する帯域通過型フィルタ4、その出力信号および多ビットのデジタルデータ信号が零レベルを横切る位置を検出して零クロスフラグを出力するゼロクロス検出器5、ゼロクロスフラグを開始点としてカウントする周期カウンタ6、その出力信号のタイミングで位相誤差を検出するアクイジョン用位相誤差検出器7、多ビットのデジタルデータ信号の位相誤差を検出するトラッキング用位相誤差検出器8を備える。両位相誤差検出器からそれぞれ出力する位相誤差信号を切替え器9で切り替えてループフィルタ10からデジタル・アナログコンバータ11に供給し、その出力を基準にして発振器12により再生クロックを生成する。
Claim (excerpt)：
記録媒体上に所定のデータフォーマットで記録されたデジタルデータを読み出して再生デジタル信号を得るための再生クロックを発生するデジタルフェーズロックドループ回路であって、上記データフォーマット中の単一周波数により構成される単一周波数データ領域から検出したアクイジョン用位相誤差情報と、上記デジタルデータ中のランダム信号により構成されるランダム信号データ領域から検出したいまトラッキング用位相誤差情報とに基づいて、上記再生クロックの位相と再生デジタル信号が有するクロック成分の位相を同期させるようにしたことを特徴とするデジタルフェーズロックドループ回路。
IPC (3)：
G11B 20/14 351 ,  H03L 7/08 ,  H04L 7/033
FI (3)：
G11B 20/14 351 A ,  H03L 7/08 M ,  H04L 7/02 B
F-Term (26)：
5D044BC03 ,  5D044CC04 ,  5D044GM12 ,  5J106AA04 ,  5J106BB03 ,  5J106CC01 ,  5J106CC21 ,  5J106CC39 ,  5J106CC41 ,  5J106DD01 ,  5J106DD36 ,  5J106JJ02 ,  5J106KK03 ,  5J106KK08 ,  5J106KK37 ,  5J106LL02 ,  5K047CC11 ,  5K047GG11 ,  5K047GG25 ,  5K047GG33 ,  5K047HH55 ,  5K047MM33 ,  5K047MM48 ,  5K047MM53 ,  5K047MM56 ,  5K047MM60
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM