Pat

J-GLOBAL ID：200903001466010881

配線形成方法

Inventor： 菅野 道博
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996006541
Publication number (International publication number)：1997199589
Application date： Jan. 18, 1996
Publication date： Jul. 31, 1997
Summary：

【要約】【課題】 セルフアライン・コンタクト(SAC)構造を採用した際にも、基板コンタクトとフィールド上電極コンタクトを同一レイヤにより形成する。【解決手段】 層間絶縁膜12を形成する前に、フィールド領域側でSiNエッチング停止膜8を選択的に除去しておくことで、層間絶縁膜12のエッチング時にフィールド上電極4fの表面のオフセット酸化膜5fも共に除去されるようにする。SiNエッチング停止膜8の選択除去は、CMP(化学機械研磨)によるp-TEOS膜10の平坦化を経て行う。これにより、シリコン基板1へ到達するコンタクトホール14aとフィールド上電極4fに到達するビアホール14fとを同時に形成でき、この中にメタルプラグを埋め込み、さらに上層配線を形成すれば、同一レイヤによるコンタクトが完成する。

Claim (excerpt)：

自己整合コンタクト法を適用して半導体装置の1層目コンタクトを形成する配線形成方法であって、半導体基板の活性領域上に形成される電極に隣接する自己整合的な基板コンタクトと、該半導体基板のフィールド領域上に形成される電極への配線コンタクトとを、前記1層目コンタクトとして同一レイヤにより形成する配線形成方法。

IPC (4)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/306 ,  H01L 21/3213

FI (5)：

H01L 21/90 A ,  H01L 21/28 301 R ,  H01L 21/306 F ,  H01L 21/88 C ,  H01L 21/90 C

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平6-061734   Applicant：日本電気株式会社