Pat

J-GLOBAL ID：200903001720296073

半導体装置及びその製造方法

Inventor： 平瀬 順司 ,  橋本 伸
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994027192
Publication number (International publication number)：1994314778
Application date： Feb. 25, 1994
Publication date： Nov. 08, 1994
Summary：

【要約】【目的】 ダミーセルを設けた集積回路を有する半導体装置において、ダミーセルを迂回した活性セル間のショート等の絶縁不良を防止する。【構成】 集積回路領域5の外周部がダミーセル領域2であり、中央部がメモリセルアレイ等の活性セル領域1である。集積回路領域5に、互いに素子分離6で区画された複数のセル形成領域9を設ける。各セル形成領域9のうち活性セル領域1に含まれる領域には、電界効果型半導体素子を有する活性セル40を設け、ダミーセル領域2に含まれる領域にはダミーセルを設ける。このダミーセルのうち少なくとも一部を、電界効果型半導体素子14と同一の構造から、少なくとも一方のP-N接合部を除き、少なくともゲートを含める構造からなる素子を有するP-N欠除型ダミーセル41とする。これにより、ダミーセル領域におけるパターンの乱れに起因する絶縁不良を防止する。

Claim (excerpt)：

半導体基板の表面付近に形成され、絶縁部で囲まれて他の領域から区画された集積回路領域を備え、上記集積回路領域の外周部はダミーセル領域と、集積回路領域の外周部を除く中央部が活性セル領域と定義された半導体装置において、上記活性セル領域及びダミーセル領域を含む集積回路領域に配設され、互いに素子分離で区画された複数のセル形成領域と、上記各セル形成領域のうち活性セル領域に含まれる領域に形成され、少なくともゲートと、2つのP-N接合部を伴う2つのソース/ドレイン領域とを構成要素とする少なくとも1つの電界効果型半導体素子を有する活性セルと、上記各セル形成領域のうちダミーセル領域に含まれる領域に一部又は全部が形成され、半導体素子として機能しない素子を有するダミーセルとを備えるとともに、上記ダミーセルのうち少なくとも一部は、上記活性セル内の電界効果型半導体素子と同一の構造から、少なくとも一方のP-N接合部を除き、少なくともゲートを含める構造からなる半導体素子を有するP-N欠除型ダミーセルであることを特徴とする半導体装置。

IPC (3)：

H01L 27/108 ,  H01L 27/04 ,  H01L 27/10 471

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-307969
  
• 半導体メモリ
  Gazette classification：公開公報   Application number：特願平4-156911   Applicant：ソニー株式会社
• 特開平2-196462