Pat
J-GLOBAL ID：200903001844159600
IEEE1394インタフェース及びその制御方法
Inventor：
Applicant, Patent owner：
,
Agent (1)：
高橋 敬四郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998011742
Publication number (International publication number)：1999215158
Application date： Jan. 23, 1998
Publication date： Aug. 06, 1999
Summary：
【要約】【課題】 物理層半導体チップとリンク層半導体チップをAC接続したときに安定した動作を行うことができるIEEE1394インタフェース又はその制御方法を提供することを課題とする。【解決手段】 2つの電圧状態とハイインピーダンス状態との3状態を出力端子から出力可能なトライステート回路(4a,4b,4c)と、リンク層の電源がオフの期間(LinkPwr)又は物理層の電源オンリセットの期間(PupReset)にトライステート回路の出力をハイインピーダンス状態に制御する制御回路(4)とを有する。
Claim (excerpt)：
2つの電圧状態とハイインピーダンス状態との3状態を出力端子から出力可能なトライステート回路と、リンク層の電源がオフの期間又は物理層の電源オンリセットの期間に前記トライステート回路の出力をハイインピーダンス状態に制御する制御回路とを有するIEEE1394インタフェース。
Patent cited by the Patent：
Cited by examiner (5)
Show all
Return to Previous Page
