半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：高田守 (外4名)
Gazette classification：公開公報
Application number (International application number)：1995101312
Publication number (International publication number)：1996293543
Application date： Apr. 25, 1995
Publication date： Nov. 05, 1996
Summary：

【要約】【目的】高集積化に適した素子分離膜及びMIS型トランジスタを有した半導体装置及びその製造方法を得る。【構成】基板1の主面上に形成され、素子形成領域を囲う素子分離膜2は、シリコン酸化膜からなる第1層3と、多結晶シリコンからなる第2層4と、シリコン酸化膜からなる第3層5とを有す。基板1の素子形成領域に形成されるトランジスタは、一対のソース/ドレイン領域10、11がそのPN接合端を第1層3と接し、素子分離膜2の開口部2a内にゲート電極8と一対のソース/ドレイン電極13、14が形成される。ゲート電極8及び一対のソース/ドレイン電極13、14の上面は、素子分離膜2の第3層5の表面と略同一面に位置する。ゲート電極8に接続されるゲート電極用配線層17及びソース/ドレイン電極16に接続されるソース/ドレイン電極配線層18は第3層5の表面上に形成される。ソース/ドレイン電極15に接続されるソース/ドレイン電極配線層20は層間絶縁膜19上に形成され、コンタクトホール19aを介して接続される。

Claim (excerpt)：

一主面に素子形成領域とこの素子形成領域を囲う素子分離領域とを有する半導体基板、この半導体基板の一主面の素子分離領域上に上記素子形成領域を囲うように形成され、上記半導体基板の一主面上に形成される絶縁膜からなる第1層と、この第1層の表面上に形成される上記第1層とは異なる材質からなる第2層と、この第2層の表面上に形成され、上記第2層とは異なる材質からなるとともに、絶縁膜である第3層とを有する素子分離膜、この素子分離膜に囲まれた上記半導体基板の素子形成領域に形成される素子を備えた半導体装置。

IPC (2)：

H01L 21/762 , H01L 29/78

FI (3)：

H01L 21/76 D , H01L 29/78 301 R , H01L 29/78 301 X

Patent cited by the Patent：

Cited by examiner (7)

特開昭57-036842
特開昭62-162353
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平4-317110 Applicant：三菱電機株式会社

Show all

Return to Previous Page