半導体装置の製造方法

Inventor： , , , ,
Applicant, Patent owner： ,
Agent (1)：筒井大和
Gazette classification：公開公報
Application number (International application number)：2000010715
Publication number (International publication number)：2001203139
Application date： Jan. 19, 2000
Publication date： Jul. 27, 2001
Summary：

【要約】【課題】フォトマスクにより半導体ウエハに転写されるパターンの忠実度を向上させる。【解決手段】複数本のライン状の光透過パターン3aが形成されたフォトマスクにより露光処理を行った後、上記光透過パターン3aに対して交差する方向に延び、互いに隣接する一方に位相シフタ5を配置した複数本のライン状の光透過パターン3bが形成されたフォトマスクにより露光処理を行うことで、双方の光透過パターン3a,3bに囲まれた遮光領域にあたるレジスト膜にホールパターンを形成するようにした。

Claim (excerpt)：

(a)半導体ウエハ上にレジスト膜を堆積する工程と、(b)前記レジスト膜に対して2枚のマスクを重ね合わせ露光する露光工程と、(c)前記露光工程後、前記レジスト膜に現像処理を施すことにより、前記レジスト膜に所望のレジストパターンを転写する現像工程とを有し、前記露光工程は、(b1)前記レジスト膜に対して、第1方向に延びる第1パターンを第1距離だけ隔てて複数配置した第1マスクを用いて第1露光処理を行う工程と、(b2)前記レジスト膜に対して、前記第1方向に対して交差する第2方向に延びる第2パターンを前記第1距離よりも狭い第2距離だけ隔てて複数配置し、かつ、互いに隣接する前記第2パターンの一方に位相シフタを設けた第2マスクを用いて第2露光処理を行う工程とを有し、前記所望のレジストパターンは、前記レジスト膜おいて、前記第1パターンおよび第2パターンに対応する第1レジスト部が残され、かつ、前記第1パターンおよび第2パターンに囲まれた領域に対応する第2レジスト部が除去されてなるパターンであることを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/027 , G03F 7/20 521 , H01L 27/108 , H01L 21/8242

FI (3)：

G03F 7/20 521 , H01L 21/30 514 A , H01L 27/10 621 C

F-Term (24)：

5F046AA13 , 5F046AA20 , 5F046AA25 , 5F046BA04 , 5F046BA08 , 5F083AD24 , 5F083AD48 , 5F083AD49 , 5F083BS00 , 5F083ER22 , 5F083JA06 , 5F083JA36 , 5F083JA39 , 5F083JA40 , 5F083JA53 , 5F083KA20 , 5F083LA29 , 5F083MA03 , 5F083MA06 , 5F083MA17 , 5F083MA20 , 5F083PR01 , 5F083PR23 , 5F083PR29

Patent cited by the Patent：

Cited by examiner (1)

位相シフトマスクを用いたパターンの形成方法
Gazette classification：公開公報 Application number：特願平8-181300 Applicant：三菱電機株式会社

Return to Previous Page