Pat
J-GLOBAL ID：200903002329490198

半導体集積装置

Inventor：
上新原 崇

About 上新原 崇


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 堀口 浩
Gazette classification：公開公報
Application number (International application number)：2008099724
Publication number (International publication number)：2009254148
Application date： Apr. 07, 2008
Publication date： Oct. 29, 2009
Summary：
【課題】MOSトランジスタの特性に合わせて貫通電流を防止できる出力回路を有する半導体集積装置を提供する。【解決手段】第1、第2MOSトランジスタM1、M2を有する出力回路11と、両者を交互にオンオフするドライブ回路12と、第1、第2MOSトランジスタM1、M2のうち、オン状態のMOSトランジスタM2(M1)のゲート電圧Vg2(Vg1)が、ゲート電圧Vg2(Vg1)が反転し始めるときの電圧とオン状態のMOSトランジスタM2(M1)のしきい値Vth2(Vth1)との間に設定された第1電圧V1から、第1電圧V1としきい値Vth2(Vth1)との間に設定された第2電圧V2に至るまでの経過時間ΔTを求め、経過時間ΔTに応じて遅延せしめた信号をオフ状態のMOSトランジスタM1(M2)をオンさせる制御信号Vc1(Vc2)としてドライブ回路12に出力する制御手段13とを具備する。【選択図】図1
Claim (excerpt)：
入力電圧と基準電位との間に直列接続された第1絶縁ゲート電界効果トランジスタと第2絶縁ゲート電界効果トランジスタとを有し、前記入力電圧を変圧した電圧を出力する出力回路と、 駆動信号に応じて、前記第1絶縁ゲート電界効果トランジスタおよび前記第2絶縁ゲート電界効果トランジスタを交互にオンオフするドライブ回路と、 前記第1絶縁ゲート電界効果トランジスタおよび前記第2絶縁ゲート電界効果トランジスタのうち、オン状態の絶縁ゲート電界効果トランジスタのゲート電圧が、前記ゲート電圧が反転し始めるときの電圧とオン状態の前記絶縁ゲート電界効果トランジスタのしきい値との間に設定された第1電圧から、前記第1電圧と前記しきい値との間に設定された第2電圧に至るまでの経過時間を求め、前記経過時間に応じて遅延せしめた信号をオフ状態の前記絶縁ゲート電界効果トランジスタをオンさせる制御信号として前記ドライブ回路に出力する制御手段と、 を具備することを特徴とする半導体集積装置。
IPC (3)：
H02M 3/155 ,  H01L 21/822 ,  H01L 27/04
FI (3)：
H02M3/155 C ,  H01L27/04 B ,  H01L27/04 F
F-Term (21)：
5F038BB05 ,  5F038BE07 ,  5F038BG06 ,  5F038CD06 ,  5F038CD09 ,  5F038CD15 ,  5F038DF08 ,  5F038DF12 ,  5F038EZ07 ,  5F038EZ20 ,  5H730BB02 ,  5H730BB03 ,  5H730BB13 ,  5H730BB57 ,  5H730DD04 ,  5H730DD16 ,  5H730EE13 ,  5H730FF01 ,  5H730FF06 ,  5H730FF07 ,  5H730VV01
Patent cited by the Patent：
Cited by applicant (1)

Return to Previous Page

TOP

BOTTOM