Pat
J-GLOBAL ID：200903003167279575

半導体デバイスの研磨方法

Inventor：
冨賀 敬充

About 冨賀 敬充


Applicant, Patent owner：
富士フイルム株式会社

About 富士フイルム株式会社


Agent (4)： 中島 淳 ,  加藤 和詳 ,  西元 勝一 ,  福田 浩志
Gazette classification：公開公報
Application number (International application number)：2006075300
Publication number (International publication number)：2007251039
Application date： Mar. 17, 2006
Publication date： Sep. 27, 2007
Summary：
【課題】絶縁膜、バリア金属膜及び導体膜を有する基板を、同一金属用研磨液で連続的に導体膜の残膜とバリア金属膜とを研磨することが可能であり、配線部と絶縁膜の平坦性が良好で、かつ、スクラッチを低減することが可能な半導体デバイスの研磨方法を提供する。【解決手段】凹部を有する、基板或いは層間絶縁膜の表面に一面に形成されたバリア金属膜と、該バリア金属膜の表面に前記凹部が埋まるように形成された銅又は/銅合金からなる導体膜とを連続的に一つの研磨液で研磨する半導体デバイスの製造工程における被研磨体の研磨方法であって、該研磨液が(1)酸化剤、(2)カルボキシル基を2つ以上有するアミノ酸、及び(3)研磨用粒子を含有することを特徴とする半導体デバイスの研磨方法。【選択図】なし
Claim (excerpt)：
凹部を有する、基板或いは層間絶縁膜の表面に一面に形成されたバリア金属膜と、該バリア金属膜の表面に前記凹部が埋まるように形成された銅又は/銅合金からなる導体膜とを連続的に一つの研磨液で研磨する半導体デバイスの製造工程における被研磨体の研磨方法であって、 該研磨液が(1)酸化剤、(2)カルボキシル基を2つ以上有するアミノ酸、及び(3)研磨用粒子を含有することを特徴とする半導体デバイスの研磨方法。
IPC (2)：
H01L 21/304 ,  B24B 37/00
FI (6)：
H01L21/304 622D ,  H01L21/304 621D ,  H01L21/304 622R ,  H01L21/304 622X ,  B24B37/00 H ,  B24B37/00 B
F-Term (7)：
3C058AA07 ,  3C058BA05 ,  3C058CB01 ,  3C058CB03 ,  3C058DA02 ,  3C058DA12 ,  3C058DA17
Patent cited by the Patent：
Cited by applicant (3)

Return to Previous Page

TOP

BOTTOM