横型半導体デバイス

Inventor： , , ,
Applicant, Patent owner：
Agent (4)：板垣孝夫 , 森本義弘 , 笹原敏司 , 原田洋平
Gazette classification：公開公報
Application number (International application number)：2005285726
Publication number (International publication number)：2007096143
Application date： Sep. 30, 2005
Publication date： Apr. 12, 2007
Summary：

【課題】オン・オフ耐圧低下を改善する構造の高耐圧横型半導体デバイスを提供する。【解決手段】SOI基板上に形成される高耐圧PchMOSトランジスタであって、P+ソース領域8、N型ボディ領域4およびN+ボディ・コンタクト拡散領域10を、P+ドレイン領域9およびP型ドリフト領域5で包囲している。また、N型ボディ領域4の端部に重なってゲート電極7が形成されている。更に、N型ボディ領域4の端において、ゲート電極7とP+ソース領域8とが隣接していない箇所を有するものである。【選択図】図1

Claim (excerpt)：

支持基板上に埋め込み絶縁膜を介して接続する半導体層に形成される横型半導体デバイスであって、前記半導体層に形成される第1導電型のボディ領域と、前記ボディ領域に対して隣接又は離間して完全に包囲する第2導電型のドリフト領域と、前記ボディ領域から離間してかつ前記ドリフト領域に接する第2導電型のドレイン領域と、前記ボディ領域内に形成され該端部から離間する第2導電型のソース領域と、前記半導体層上に形成され少なくとも前記ソース領域端から前記ドレイン領域端までを覆う絶縁膜と、前記絶縁膜を介して前記ソース領域端上方から前記ドリフト領域上方までを覆うゲート電極と、前記ソース領域、前記ボディ領域および前記ドレイン領域には、それぞれ接続する電極が備えられて、前記ボディ領域の平面形状は、少なくとも矩形状の中央部と半円状の端部とで構成され、該端部では前記ゲート電極と前記ソース領域とが前記絶縁膜を介して隣接していないことを特徴とする横型半導体デバイス。

IPC (1)：

H01L 29/786

FI (4)：

H01L29/78 616T , H01L29/78 618C , H01L29/78 617K , H01L29/78 623Z

F-Term (14)：

5F110AA13 , 5F110AA23 , 5F110BB04 , 5F110BB12 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE24 , 5F110GG02 , 5F110GG12 , 5F110GG23 , 5F110GG60 , 5F110HM04 , 5F110HM12

Patent cited by the Patent：

Cited by applicant (3)

特許第3473460号公報
高耐圧横型半導体装置
Gazette classification：公開公報 Application number：特願平10-330315 Applicant：富士電機株式会社
二重拡散型MOSFETおよびこれを用いた半導体装置
Gazette classification：公開公報 Application number：特願2002-010127 Applicant：ローム株式会社

Cited by examiner (2)

高耐圧横型半導体装置
Gazette classification：公開公報 Application number：特願平10-330315 Applicant：富士電機株式会社
二重拡散型MOSFETおよびこれを用いた半導体装置
Gazette classification：公開公報 Application number：特願2002-010127 Applicant：ローム株式会社

Return to Previous Page