半導体記憶装置及びその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (3)：吉田茂明 , 吉竹英俊 , 有田貴弘
Gazette classification：公開公報
Application number (International application number)：2006314093
Publication number (International publication number)：2008130804
Application date： Nov. 21, 2006
Publication date： Jun. 05, 2008
Summary：

【課題】相変化膜の剥離防止、プラグを介した熱拡散の防止に加え、相変化膜の下地となる界面膜を膜厚精度高く、安定性良く成膜可能構造の半導体記憶装置及びその製造方法を得る。【解決手段】層間絶縁膜IF1を貫通してタングステンプラグWP1が選択的に形成され、タングステンプラグWP1の他端はバリヤメタルBM1を介して選択トランジスタQ1のソース・ドレイン領域14,14の一方と電気的に接続される。層間絶縁膜IF3及びストッパー膜SF1を貫通して銅プラグCP1が選択的に形成され、銅プラグCP1の他端はバリヤメタルBM2を介してタングステンプラグWP1の一端と電気的に接続される。銅プラグCP1の一端上に界面膜27が直接形成され、界面膜27上にGST膜23及び上部電極24が積層される。【選択図】図5

Claim (excerpt)：

半導体基板と、前記半導体基板の主面に形成された選択トランジスタと、一端及び他端を有し、前記選択トランジスタの一方電極と前記他端が電気的に接続されるプラグと、前記プラグの前記一端上に形成される、絶縁体あるいは半導体からなる界面膜と、前記プラグに接触することなく、前記界面膜上に形成される相変化膜と、前記相変化膜上に形成された上部電極とを備え、前記プラグは、銅、あるいはタンタルを材料とした良平坦性プラグを有し、前記プラグの前記一端は前記良平坦性プラグの一端を含む、半導体記憶装置。

IPC (2)：

H01L 27/105 , H01L 45/00

FI (2)：

H01L27/10 448 , H01L45/00 A

F-Term (13)：

5F083FZ10 , 5F083GA27 , 5F083JA36 , 5F083JA37 , 5F083JA39 , 5F083JA40 , 5F083JA60 , 5F083MA01 , 5F083MA05 , 5F083MA06 , 5F083MA16 , 5F083MA19 , 5F083PR40

Patent cited by the Patent：

Cited by applicant (3)

半導体装置における微小コンタクト領域、高性能相変化メモリセル及びその製造方法
Gazette classification：公開公報 Application number：特願2002-353352 Applicant：エスティーマイクロエレクトロニクスエス.アール.エル, オヴォニクスインコーポレイテッド
米国特許 US2004/0026731号明細書
米国特許 US2003/0047727号明細書

Return to Previous Page