Pat
J-GLOBAL ID：200903003658211557

半導体装置及びその製造方法

Inventor：
原 直紀

About 原 直紀


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 柏谷 昭司 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998034395
Publication number (International publication number)：1999233526
Application date： Feb. 17, 1998
Publication date： Aug. 27, 1999
Summary：
【要約】【課題】 半導体装置及びその製造方法に関し、ソース電極とドレイン電極がキャップ層のリセス内に形成され、キャップ層を介してゲート電極と接続されることを防止した電界効果トランジスタを簡単に、且つ、歩留り良く製造する。【解決手段】 キャリヤを通過させるチャネル層3及びチャネル層3上に高抵抗のキャップ層7が形成され、キャップ層7に於けるリセス7A内にあってチャネル層3にキャリヤを注入するソース電極12S及びキャップ層7に於けるリセス7A内にあってチャネル層3を通過したキャリヤを回収するドレイン電極12Dが形成され、ソース電極12Sとドレイン電極12Dとの間のキャップ層7にゲート電極11が埋め込まれ、リセス7A内に表出されたキャップ層7の側面のうち少なくともゲート電極11方向に対向する面に不純物導入領域9が形成されている。
Claim (excerpt)：
キャリヤを通過させるチャネル層及びチャネル層上に形成された高抵抗のキャップ層と、キャップ層に形成されたリセス内にあってチャネル層にキャリヤを注入するソース電極及びキャップ層に形成されたリセス内にあってチャネル層を通過したキャリヤを回収するドレイン電極と、ソース電極とドレイン電極との間においてキャップ層に埋め込まれたゲート電極と、リセス内に表出されたキャップ層の側面のうち少なくともゲート電極方向に対向する面に形成された不純物導入領域とを備えてなることを特徴とする半導体装置。
IPC (2)：
H01L 21/338 ,  H01L 29/812
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM