Pat
J-GLOBAL ID:200903004101394442

半導体装置とその製造方法

Inventor:
Applicant, Patent owner:
Agent (3): 池田 憲保 ,  福田 修一 ,  佐々木 敬
Gazette classification:公開公報
Application number (International application number):2006282217
Publication number (International publication number):2008103378
Application date: Oct. 17, 2006
Publication date: May. 01, 2008
Summary:
【課題】 高い素子耐圧を有する縦型MOSFETを備えたパワー半導体装置では、各縦型MOSFETのオン抵抗Ronの低減には限界があった。【解決手段】 N+基板上に、P型エピタキシャル層を設け、当該N+基板とP型エピタキシャル層との境界に埋込N領域をイオン注入によって形成する。続いて、P型エピタキシャル層及び埋込N領域を貫通して、N+基板に達するトレンチを形成し、トレンチ内に、埋込N領域と対向する位置まで、深く延びるゲート電極を設ける。この構成では、ゲート電極に正電圧が印加されると、埋込N領域に低抵抗のアキュムレーション層が形成されるため、オン抵抗を低減できる。【選択図】 図4
Claim (excerpt):
一導電型の基板と、当該基板上に形成された逆導電型の半導体層と、前記基板と前記半導体層との境界に設けられた一導電型の埋込領域と、前記半導体層及び前記埋込領域を貫通し、前記基板に達するように形成されたトレンチと、前記トレンチ内に設けられたゲート絶縁膜と、当該ゲート絶縁膜内に埋設されたゲート電極とを備え、前記ゲート電極は、前記ゲート絶縁膜を介して前記半導体層と対向する部分と、前記埋込領域と対向する部分を有することを特徴とする半導体装置。
IPC (2):
H01L 29/78 ,  H01L 21/336
FI (6):
H01L29/78 652H ,  H01L29/78 653A ,  H01L29/78 658E ,  H01L29/78 658A ,  H01L29/78 658G ,  H01L29/78 658F
Patent cited by the Patent:
Cited by applicant (3)

Return to Previous Page