Pat

J-GLOBAL ID：200903004166527377

半導体素子の製造方法

Inventor： 李 受 哲 ,  安 鐘 現
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 萩原 誠
Gazette classification：公開公報
Application number (International application number)：2000147112
Publication number (International publication number)：2001118788
Application date： May. 18, 2000
Publication date： Apr. 27, 2001
Summary：

【要約】【課題】 一つのチップにおいてトランジスタのゲート電極の配列方向に影響を受けずにそれぞれのゲートCD偏差を減らすことができる半導体素子の製造方法を提供すること。【解決手段】 それぞれのチャンネルに平行な長さの部分が互いに異なる方向に配列された第1,第2ゲート電極を第1フォトマスクを用いて基板上に形成する段階と、前記第1,第2ゲート電極の長さを測定する段階と、前記測定された第1,第2ゲート電極の長さを基にする前記第1,第2ゲート電極の補正されたパターンを第2フォトマスクに形成する段階と、前記第2フォトマスクを用いて前記基板に補正された第1,第2ゲート電極を形成する段階とからなる。

Claim (excerpt)：

それぞれのチャンネルに平行な長さの部分が互いに異なる方向に配列された第1,第2ゲート電極を第1フォトマスクを用いて基板上に形成する段階と、前記第1,第2ゲート電極の長さを測定する段階と、前記測定された第1,第2ゲート電極の長さを基にする前記第1,第2ゲート電極の補正されたパターンを第2フォトマスクに形成する段階と、前記第2フォトマスクを用いて前記基板に補正された第1,第2ゲート電極を形成する段階とからなることを特徴とする半導体素子の製造方法。

IPC (2)：

H01L 21/027 ,  G03F 1/08

FI (4)：

G03F 1/08 A ,  H01L 21/30 514 C ,  H01L 21/30 502 P ,  H01L 21/30 502 V

F-Term (4)：

2H095BB01 ,  5F046AA18 ,  5F046AA26 ,  5F046CB17

Patent cited by the Patent：

Cited by examiner (4)

• 特開平2-151861
  
• 露光方法
  Gazette classification：公開公報   Application number：特願平9-150410   Applicant：日本電気株式会社
• フォトマスクの設計方法
  Gazette classification：公開公報   Application number：特願平9-267346   Applicant：株式会社東芝
• 特開平2-151861