Pat
J-GLOBAL ID:200903004339547085

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 原 謙三
Gazette classification:公開公報
Application number (International application number):2000065435
Publication number (International publication number):2001257307
Application date: Mar. 09, 2000
Publication date: Sep. 21, 2001
Summary:
【要約】【課題】 複数個の半導体チップが積層される構成において、パッケージコストの上昇、パッケージ厚みの増加、およびパッケージ製造能率の低下を抑制しながら、積層する半導体チップのサイズの可能な組み合わせを増加させることのできる半導体装置を提供する。【解決手段】 ICチップ3の回路形成面上に外部引出し電極3a...を避けて再配線層6を設ける。再配線層6はICチップ3の回路の製造時に回路形成に続いて形成したものであり、再配線層6の形成をICチップ3の製造の一環として行う。再配線層6には、チップ周縁側に第1の電極パッド6a...、第1の電極パッド6a...よりもICチップ4に近い側に第2の電極パッド6b...、および、第1の電極パッド6a...の各々と第2の電極パッド6b...の各々とを1対1で接続する配線6c...を設ける。
Claim (excerpt):
外部引出し電極が設けられた複数個の半導体チップが積層され、上記外部引出し電極が上記半導体チップの積層基台の配線と導通した状態でパッケージ化される半導体装置において、最上段の半導体チップ以外で回路形成面側が積層上方側とされる少なくとも1つの半導体チップには、上記回路形成面上に、チップ周縁側に配置される第1の電極パッドと、上記第1の電極パッドよりも、1つ上段の半導体チップに近い側に配置される第2の電極パッドと、上記第1の電極パッドと上記第2の電極パッドとを接続する配線とを有する再配線層が、上記回路の製造時に回路形成に続き、上記外部引出し電極を避けて形成されることを特徴とする半導体装置。
IPC (4):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/12
FI (2):
H01L 25/08 Z ,  H01L 23/12 L
Patent cited by the Patent:
Cited by examiner (3)
  • 特開平4-284663
  • 半導体集積回路装置
    Gazette classification:公開公報   Application number:特願平4-170188   Applicant:日本電気株式会社
  • 半導体装置
    Gazette classification:公開公報   Application number:特願平11-360939   Applicant:日本電気株式会社

Return to Previous Page