Pat
J-GLOBAL ID：200903004523310438

論理回路

Inventor：
高島 大三郎

About 高島 大三郎


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1995050981
Publication number (International publication number)：1996251016
Application date： Mar. 10, 1995
Publication date： Sep. 27, 1996
Summary：
【要約】【目的】 出力の振幅をVccとした時にスイッチング時における消費エネルギーを (1/2)CVcc2 より小さくすることができる論理回路を提供すること。【構成】 電源電位(Vcc)と接地電位(GND)との間に3個の中間電源電位(Vm1,Vm2,Vm3)を持ち、Vccは第1のスイッチSW13を介して出力線に接続され、GNDは第2のスイッチSW03を介して出力線に接続され、Vm1〜Vm3は各々、第3のスイッチSW10〜12と第1の整流器D10〜12を直列に接続したものと、第4のスイッチSW00〜02と第2の整流器D00〜02を直列接続したものとを並列接続したものを介して出力線に接続され、第1の整流器D10〜12は該当するVm1〜Vm3より出力電位が低い時のみ電流が流れ、第2の整流器D00〜02は該当するVm1〜Vm3より出力電位が高い時のみ電流が流れることを特徴とする。
Claim (excerpt)：
電源電位(Vcc)と接地電位(GND)の間に少なくとも1個の中間電源電位(Vm)を持ち、電源端及び接地端はそれぞれスイッチを介して出力線に接続され、中間電源端はスイッチと整流器を直列に接続したもの、又はスイッチと整流器の両方を兼ね備えたものを介して出力線に接続されてなることを特徴とする論理回路。
IPC (3)：
H03K 19/20 ,  H03K 17/12 ,  H03K 17/687
FI (3)：
H03K 19/20 ,  H03K 17/12 ,  H03K 17/687 F
Patent cited by the Patent：
Cited by examiner (2)
  • 多値論理半導体装置
    Gazette classification：公開公報   Application number：特願平5-062017   Applicant：セイコーエプソン株式会社
  • ドライバ回路
    Gazette classification：公開公報   Application number：特願平7-025065   Applicant：ソニー株式会社

Return to Previous Page

TOP

BOTTOM