Pat
J-GLOBAL ID:200903004572663311
回路パターン検査における欠陥致命性判定方法、レビュー対象とする欠陥選択方法、およびそれらに関連する回路パターンの検査システム
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
高橋 明夫 (外1名)
Gazette classification:公開公報
Application number (International application number):1998010456
Publication number (International publication number):1999214462
Application date: Jan. 22, 1998
Publication date: Aug. 06, 1999
Summary:
【要約】【課題】半導体ウェハなどの回路パターンを検査する場合に、レビューをしなくてもその欠陥の致命性を自動的に判定して、検査の効率を向上させる。また、レビューを効率的におこなうため、検査自体の品質を維持しながら、レビューする欠陥を自動的に選択する。【解決手段】検出された回路パターンの欠陥の座標データから、その欠陥がどの領域に属するかを識別して、検出された欠陥の大きさと、致命性を判定するためのデータとを比較して、その欠陥の致命性を判定する。また、欠陥サイズの大きさから欠陥の重要性を計算して、その重要性の高い順にレビュー対象を選択する。
Claim (excerpt):
基板上に形成される回路パターン検査における欠陥致命性判定方法において、その回路パターンは、特性の異なるいくつかの領域に区分されていて、回路パターンの領域座標データと、回路パターンの領域の致命性を判定するためのデータとを保持し、検査段階で、検出された欠陥の座標データと、その欠陥の大きさを得ることができるときに、(1)前記回路パターンの領域座標データを読み込むステップ、(2)前記回路パターンの領域の致命性を判定するためのデータを読み込むステップ、(3)検出された回路パターンの欠陥の座標データと、その欠陥の大きさを読み込むステップ、(4)前記検出された回路パターンの欠陥の座標データから、その欠陥がどの領域に属するかを識別するステップ、(5)前記検出された欠陥の大きさと、前記欠陥の属する回路パターンの領域の致命性を判定するためのデータとを比較して、その欠陥の致命性を判定するステップを有し、前記(1)ないし(3)のステップの後、前記(4)のステップを実行し、しかる後に(5)のステップを実行することを特徴とする基板上に形成される回路パターン検査における欠陥致命性判定方法。
IPC (4):
H01L 21/66
, G01B 11/24
, G01N 21/88
, H01L 21/02
FI (5):
H01L 21/66 Z
, G01B 11/24 F
, G01B 11/24 K
, G01N 21/88 E
, H01L 21/02 Z
Patent cited by the Patent:
Cited by examiner (3)
-
半導体ウェハの不良解析装置及び不良解析方法
Gazette classification:公開公報
Application number:特願平7-101181
Applicant:三菱電機株式会社, 菱電セミコンダクタシステムエンジニアリング株式会社
-
特開昭59-192944
-
特開昭59-192944
Return to Previous Page