Pat

J-GLOBAL ID：200903004702789843

半導体装置およびその製造方法

Inventor： 竹森 俊之 ,  糸井 正人 ,  渡辺 祐司
Applicant, Patent owner： 新電元工業株式会社
Gazette classification：公開公報
Application number (International application number)：2001103197
Publication number (International publication number)：2002299619
Application date： Apr. 02, 2001
Publication date： Oct. 11, 2002
Summary：

【要約】【課題】 オン抵抗を低くしつつゲート電極膜とドレイン層との間の静電容量を小さくでき、かつゲート絶縁膜の絶縁耐圧を確保することが可能な半導体装置を提供すること。【解決手段】 溝10をその先端がN-エピタキシャル層18の比較的浅い部位に達するように形成する。また、ゲート絶縁膜11の底部16の膜厚を、ゲート絶縁膜11の他の部分の膜厚よりも厚くなるように形成する。さらに、P型ボディ層19を形成する際に、P型ボディ層19とN-エピタキシャル層18の境界面がゲート電極膜11の下端部よりも深くなるようにする。

Claim (excerpt)：

第1導電型のドレイン層と、該ドレイン層上に該第1導電型とは反対型の第2導電型の導電領域とを形成してなる半導体基板と、前記導電領域を開口し、前記ドレイン層に達して形成してなる溝と、前記導電領域内に配置されるとともに、少なくとも一部を前記溝の内周面に露出させて形成してなる第1導電型のソース領域と、前記溝の内周面に形成されるとともに、内周底面が前記ソース領域よりも深くかつ前記ドレイン層と前記導電領域との境界面よりも浅く位置するように形成してなるゲート絶縁膜と、前記ゲート絶縁膜の内周面に形成してなるゲート電極膜と、前記ゲート電極膜とは絶縁されるとともに、前記ソース領域と接して形成してなるソース電極膜とを有することを特徴とする半導体装置。

IPC (4)：

H01L 29/78 652 ,  H01L 29/78 653 ,  H01L 29/41 ,  H01L 21/336

FI (4)：

H01L 29/78 652 K ,  H01L 29/78 653 B ,  H01L 29/44 Z ,  H01L 29/78 658 F

F-Term (13)：

4M104AA01 ,  4M104BB01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD06 ,  4M104EE05 ,  4M104EE15 ,  4M104FF06 ,  4M104GG09 ,  4M104GG18

Patent cited by the Patent：

Cited by examiner (2)

• 特公昭62-004865
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-122430   Applicant：トヨタ自動車株式会社