Pat
J-GLOBAL ID:200903004778566304
半導体装置の製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
鈴江 武彦
Gazette classification:公開公報
Application number (International application number):1995159274
Publication number (International publication number):1997008135
Application date: Jun. 26, 1995
Publication date: Jan. 10, 1997
Summary:
【要約】【目的】本発明は、pチャネルMOSFETの製造方法において、不純物の外方拡散による拡散層の抵抗の増加を防止でき、かつ、工程数を大幅に削減できるようにすることを最も主要な特徴とする。【構成】たとえば、素子分離領域12およびn型ウェル領域13の形成されたシリコン基板11上に、ゲート電極16を形成した後、さらに20nm程度のシリコン窒化膜17を形成する。そして、そのシリコン窒化膜17を介してシリコン基板11の表面にp型の不純物をドーピングし、熱アニールによって活性化して浅いp型拡散層18を形成する。また、シリコン酸化膜を主成分とする層間絶縁膜19を堆積した後、層間絶縁膜19およびシリコン窒化膜17を条件を変えてエッチングし、コンタクトホール21を形成する。最後に、コンタクトホール21内を含む層間絶縁膜19上にメタル配線22を形成するようになっている。
Claim (excerpt):
半導体基板上に窒化膜を形成する工程と、この窒化膜を介して前記基板中に不純物をイオン注入し、それを熱アニールによって活性化して拡散層を形成する工程と、前記窒化膜上に絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して、前記窒化膜に達する開孔を前記拡散層上に形成する工程と、前記開孔の底面に露出する前記窒化膜を除去して、前記拡散層に達するコンタクトホールを形成する工程と、前記コンタクトホール内に導電性材料を埋め込んで、前記拡散層につながる配線を形成する工程とからなることを特徴とする半導体装置の製造方法。
IPC (4):
H01L 21/768
, H01L 21/28
, H01L 29/78
, H01L 21/336
FI (3):
H01L 21/90 C
, H01L 21/28 L
, H01L 29/78 301 P
Patent cited by the Patent:
Cited by examiner (3)
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平3-251689
Applicant:株式会社東芝
-
特開平3-263329
-
特開昭64-010628
Return to Previous Page