Pat
J-GLOBAL ID：200903004801769226
半導体装置の製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
安富 耕二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997346299
Publication number (International publication number)：1999176856
Application date： Dec. 16, 1997
Publication date： Jul. 02, 1999
Summary：
【要約】 (修正有)【課題】 実装したときの有効面積率を向上した半導体装置の製造方法を提供する。【解決手段】 少なくともアイランド33とリード端子34を有するリードフレーム30を準備する。リードフレーム30の枠体部32にはあらかじめ合わせマーク37を形成する。半導体チップ39ダイボンド、ワイヤボンドし、全ての半導体チップ39を共通に樹脂41でモールドする。裏面側の樹脂41を部分的に除去して、外部接続用電極となる箇所の金属表面を露出する。枠体32の合わせマーク37を利用して、半導体チップ39の周囲を囲むように樹脂41を切断して、個々の半導体装置に分割する。
Claim (excerpt)：
半導体チップを固着する為の複数個の素子搭載部と、それらの周辺部に配置され前記複数個の素子搭載部を保持する枠体部と、該枠体部に形成した複数個の位置合わせマークと、を少なくとも具備する基板を準備する工程と、前記基板のアイランド上に前記半導体チップを搭載する工程と、前記半導体チップを含め、前記複数個の素子搭載部を連続した樹脂層で被覆する工程と、前記枠体部に形成した位置合わせマークを基準として、前記樹脂層と前記基板とをダイシングし、前記素子搭載部に搭載された半導体チップを個々に分離して半導体素子を形成することを特徴とする、半導体装置の製造方法。
IPC (3)：
H01L 21/56
, H01L 23/28
, H01L 23/48
H01L 21/56 T
, H01L 23/28 J
, H01L 23/48 P
, H01L 23/48 J
