Pat
J-GLOBAL ID：200903004817245570

半導体集積回路のレイアウト方法

Inventor：
三島 英樹

About 三島 英樹


Applicant, Patent owner：
松下電子工業株式会社

About 松下電子工業株式会社


Agent (1)： 岩橋 文雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999357250
Publication number (International publication number)：2001176972
Application date： Dec. 16, 1999
Publication date： Jun. 29, 2001
Summary：
【要約】【課題】 コンピュータを使用した半導体集積回路のレイアウト方法において、短い配線を優先させ、電気的特性の悪化を防ぐと共に、未配線を減少させる。【解決手段】 配線すべき端子間の配線経路の長さを求める第1のステップと、その端子間の離間距離を求める第2のステップと、離間距離と配線経路長を比較し配線経路長が離間距離のある定数倍以下になった場合にその配線経路を採用する第3のステップとを有し、採用した配線経路に従って配線することにより、短い配線を優先的に配線し、迂回配線を減少させる。また、全ての配線が完了しなければ、離間距離と配線経路長との関係を決めるある定数を、段階的に増加させながら動作を繰り返して、全ての配線を行う。
Claim (excerpt)：
配線すべき端子間の配線経路の長さを求める第1のステップと、その端子間の離間距離を求める第2のステップと、前記配線経路長が前記離間距離のある定数倍以下になった場合にその配線経路を採用する第3のステップとを有し、採用した配線経路に従って配線することを特徴とする半導体集積回路のレイアウト方法。
IPC (2)：
H01L 21/82 ,  G06F 17/50
FI (2)：
H01L 21/82 C ,  G06F 15/60 658 F
F-Term (13)：
5B046AA08 ,  5B046BA06 ,  5F064DD25 ,  5F064EE02 ,  5F064EE03 ,  5F064EE08 ,  5F064EE13 ,  5F064EE15 ,  5F064EE22 ,  5F064EE47 ,  5F064EE57 ,  5F064EE58 ,  5F064HH06
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM