Pat

J-GLOBAL ID：200903005160039750

マイクロプロセッサ

Inventor： ペテル クラップロス ,  フレデリック ザンドヴェルド ,  ヤコブス マリア バッカー ,  ヘラルダス カロルス ファン ロー
Applicant, Patent owner： フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Agent (1)： 杉村 暁秀 (外5名)
Gazette classification：公開公報
Application number (International application number)：1994176887
Publication number (International publication number)：1995175780
Application date： Jul. 28, 1994
Publication date： Jul. 14, 1995
Summary：

【要約】【目的】 経費を低減し、且つ現在複雑な集積回路の大部分に導入されるいわゆる境界走査規格機能の使用により機能性を充分に改善し得るようにしたマイクロプロセッサを提供せんとするものである。【構成】 マイクロプロセッサはプロセッサ素子、メモリインターフェース素子、IOインターフェース素子、デバッグ保持素子および上述した素子全部を相互接続する内部バスを具える。デバッギングを容易とするために、マイクロプロセッサにおいては、レジスタ処理された境界走査規格(JTAG)インターフェース素子を上記内部バスに取付け、このインターフェース素子は、これにより前記マイクロプロセッサ内の1つ以上の走査チェインをアクセスするとともにこれを前記内部バスに接続された他の素子に対し、内部バスを経てDMA型の交換を制御し得るように配列する。

Claim (excerpt)：

プロセッサ素子、メモリインターフェース素子、IOインターフェース素子、デバッグ保持素子および上述した素子全部を相互接続する内部バスを具えるマイクロプロセッサにおいて、レジスタ処理された境界走査規格(JTAG)インターフェース素子を上記内部バスに取付け、このインターフェース素子は、これにより前記マイクロプロセッサ内の1つ以上の走査チェインをアクセスするとともにこれを前記内部バスに接続された他の素子に対し、内部バスを経てDMA型の交換を制御するように配列したことを特徴とするマイクロプロセッサ。

IPC (3)：

G06F 15/78 510 ,  G06F 11/28 ,  G06F 11/34

Patent cited by the Patent：

Cited by applicant (4)

• JTAGを用いた高速集積回路試験
  Gazette classification：公開公報   Application number：特願平4-105029   Applicant：アメリカンテレフォンアンドテレグラフカムパニー
• データ処理装置
  Gazette classification：公開公報   Application number：特願平3-306901   Applicant：株式会社日立製作所
• 特開昭62-208138
  
• 特開平4-195554
  

Cited by examiner (4)

• JTAGを用いた高速集積回路試験
  Gazette classification：公開公報   Application number：特願平4-105029   Applicant：アメリカンテレフォンアンドテレグラフカムパニー
• データ処理装置
  Gazette classification：公開公報   Application number：特願平3-306901   Applicant：株式会社日立製作所
• 特開昭62-208138
  
• 特開平4-195554