Pat

J-GLOBAL ID：200903005253730380

半導体装置及びその製造方法

Inventor： 梅田 浩司 ,  寺本 章伸
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 宮田 金雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996157012
Publication number (International publication number)：1998004145
Application date： Jun. 18, 1996
Publication date： Jan. 06, 1998
Summary：

【要約】【課題】 従来の技術では、CMOS型半導体装置のPMOSトランジスタのゲート絶縁膜に窒化酸化膜を用いると、電気ストレスに対する安定性が増す反面、電気駆動能力の低下、絶縁破壊寿命の低下などの問題があった。【解決手段】 この発明による半導体装置では、NMOS、PMOSトランジスタのいずれのゲート絶縁膜も窒化酸化膜で構成し、その窒素濃度をNMOSよりもPMOSトランジスタの方が小さくなるようにする。PMOSトランジスタのゲート絶縁膜のピーク窒素濃度が1.0atomic%以上2.5atomic%以下とし、NMOSトランジスタのゲート絶縁膜のピーク窒素濃度が2.5atomic%より大きな値となるように構成することで電気ストレスに対する安定性を確保し、電気駆動能力の低下、絶縁破壊寿命の低下を抑制することが可能となる。

Claim (excerpt)：

NMOSトランジスタとPMOSトランジスタを有するCMOS型半導体装置において、上記NMOSトランジスタのゲート絶縁膜及び上記PMOSトランジスタのゲート絶縁膜はいずれも窒化酸化膜からなり、それぞれのゲート絶縁膜の窒素分布は異なることを特徴とする半導体装置。

IPC (4)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/318 ,  H01L 29/78

FI (3)：

H01L 27/08 321 D ,  H01L 21/318 C ,  H01L 29/78 301 G