Pat

J-GLOBAL ID：200903005282122879

成膜方法及び半導体装置の製造方法

Inventor： 徳増 徳 ,  前田 和夫
Applicant, Patent owner： キヤノン販売株式会社 ,  株式会社半導体プロセス研究所
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1998345404
Publication number (International publication number)：2000174013
Application date： Dec. 04, 1998
Publication date： Jun. 23, 2000
Summary：

【要約】【課題】半導体集積回路装置の配線層等を被覆する平坦化された層間絶縁膜の成膜方法に関し、平坦化のための流動化温度を飛躍的に低下させる。【解決手段】III 価のリンを有し、かつSi-O-P構造を有するリン含有化合物と一以下の酸素を有するシリコン含有化合物とを含む混合ガスに酸化性ガスを添加しない成膜ガスをプラズマ化により活性化して反応させ、或いはその混合ガスにその酸化性ガスを添加した成膜ガスをプラズマ化により活性化して反応させ、P2O3を含むシリコン含有絶縁膜14を被堆積基板101上に形成する。

Claim (excerpt)：

III 価のリンを有し、かつSi-O-P構造を有するリン含有化合物と一以下の酸素を有するシリコン含有化合物とを含む混合ガスに酸化性ガスを添加しない成膜ガスをプラズマ化により活性化して反応させ、或いは前記混合ガスに前記酸化性ガスを添加した成膜ガスをプラズマ化により活性化して反応させ、P2O3を含むリン含有絶縁膜を被堆積基板上に形成することを特徴とする成膜方法。

IPC (2)：

H01L 21/316 ,  H01L 21/31

FI (2)：

H01L 21/316 X ,  H01L 21/31 B

F-Term (31)：

5F045AA08 ,  5F045AB35 ,  5F045AB40 ,  5F045AC01 ,  5F045AC07 ,  5F045AC08 ,  5F045AC11 ,  5F045AC15 ,  5F045AD05 ,  5F045AE21 ,  5F045AE23 ,  5F045AF03 ,  5F045BB19 ,  5F045CB05 ,  5F045DC57 ,  5F045DP15 ,  5F045EH14 ,  5F045HA16 ,  5F058BA09 ,  5F058BC02 ,  5F058BC04 ,  5F058BF07 ,  5F058BF23 ,  5F058BF27 ,  5F058BF29 ,  5F058BF32 ,  5F058BF33 ,  5F058BF37 ,  5F058BF38 ,  5F058BH08 ,  5F058BJ02

Patent cited by the Patent：

Cited by examiner (1)

• 成膜方法及び半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-288787   Applicant：キヤノン販売株式会社, 株式会社半導体プロセス研究所