Pat

J-GLOBAL ID：200903021825677855

成膜方法及び半導体装置の製造方法

Inventor： 徳増 徳 ,  前田 和夫
Applicant, Patent owner： キヤノン販売株式会社 ,  株式会社半導体プロセス研究所
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1996288787
Publication number (International publication number)：1998135203
Application date： Oct. 30, 1996
Publication date： May. 22, 1998
Summary：

【要約】【課題】半導体集積回路装置の配線層等を被覆する平坦化された層間絶縁膜の成膜方法に関し、平坦化のための流動化温度を飛躍的に低下させる。【解決手段】III 価のリンを有し、かつ少なくともリンの結合手の一つに酸素が結合したリン含有化合物を含む反応ガスを用いて、P2O3を含むシリコン含有絶縁膜14を被堆積基板101上に形成する。

Claim (excerpt)：

III 価のリンを有し、かつ少なくともリンの結合手の一つに酸素が結合したリン含有化合物を含む反応ガスを用いて、P2O3を含むシリコン含有絶縁膜を被堆積基板上に形成することを特徴とする成膜方法。

IPC (2)：

H01L 21/316 ,  H01L 21/768

FI (2)：

H01L 21/316 H ,  H01L 21/90 K

Patent cited by the Patent：

Cited by examiner (3)

• 低温フローのBPSGを形成するプラズマCVDプロセス
  Gazette classification：公開公報   Application number：特願平6-050073   Applicant：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 成膜方法
  Gazette classification：公開公報   Application number：特願平5-297042   Applicant：キヤノン販売株式会社, 株式会社半導体プロセス研究所
• 特開平4-320338