Pat
J-GLOBAL ID:200903005356871011
薄膜トランジスタの製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
武田 元敏
Gazette classification:公開公報
Application number (International application number):1993242973
Publication number (International publication number):1995106585
Application date: Sep. 29, 1993
Publication date: Apr. 21, 1995
Summary:
【要約】【目的】 自己整合薄膜トランジスタの製造工程を短縮してコスト低減およびコンタクト特性の向上を図る。【構成】 薄膜トランジスタの上部保護絶縁膜15をゲート電極12により自己整合的にパターン化する工程の後、半導体層14の薄膜上にのみ金属またはシリサイドを選択的に成長させて、寄生容量の小さい薄膜トランジスタを実現する。
Claim (excerpt):
ゲート電極,ゲート絶縁膜,半導体層、および上部保護絶縁膜を有する薄膜トランジスタの、前記上部保護絶縁膜をゲート電極により自己整合的にパターン化する工程と、前記半導体層の薄膜上にのみ金属またはシリサイドを選択的に成長させる工程を有することを特徴とする薄膜トランジスタの製造方法。
IPC (3):
H01L 29/786
, H01L 21/336
, H01L 29/40
Patent cited by the Patent:
Cited by examiner (3)
-
特開昭62-205664
-
特開昭61-156885
-
薄膜トランジスタの製造方法
Gazette classification:公開公報
Application number:特願平4-261423
Applicant:株式会社東芝
Return to Previous Page