Pat
J-GLOBAL ID：200903005820583970

半導体素子に銅相互接続を形成する方法

Inventor：
パーク,スティーブン・キータイ

About パーク,スティーブン・キータイ


Applicant, Patent owner：
アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド

About アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド


Agent (1)： 深見 久郎 (外5名)
Gazette classification：公表公報
Application number (International application number)：2001555133
Publication number (International publication number)：2003521123
Application date： Sep. 20, 2000
Publication date： Jul. 08, 2003
Summary：
【要約】銅相互接続(1645)を形成するための方法を提供する。この方法は、構造層(1100)上に第1の誘電体層(1105)を形成するステップと、第1の誘電体層(1105)内に第1の開口を形成するステップと、第1の開口内に第1の銅構造(1125)を形成するステップとを含む。この方法は、第1の誘電体層(1105)上と第1の銅構造(1125)上とに犠牲誘電体層を形成するステップと、犠牲誘電体層内の、第1の銅構造(1125)の少なくとも一部上に開口を形成するステップと、開口内に第2の銅構造(1440)を形成するステップとをさらに含み、第2の銅構造(1440)は、第1の銅構造(1125)の少なくとも一部と接触する。この方法は、第1の誘電体層(1105)上のかつ第2の銅構造(1440)に隣接する犠牲誘電体層を除去するステップと、第2の銅構造(1440)と第1の銅構造(1125)とをアニールすることによって銅相互接続(1645)を形成するステップとをさらに含む。
Claim (excerpt)：
銅相互接続(1645)を形成する方法であって、 構造層(1100)上に第1の誘電体層(1105)を形成するステップと、 前記第1の誘電体層(1105)内に第1の銅構造(1125)を形成するステップと、 前記第1の誘電体層(1105)上と前記第1の銅構造(1125)上とに犠牲誘電体層(1120、1130)を形成するステップと、 前記犠牲誘電体層(1120、1130)内の、前記第1の銅構造(1125)の少なくとも一部上に開口(1220、1230)を形成するステップと、 前記開口(1220、1230)内に第2の銅構造(1545)を形成するステップとを含み、前記第2の銅構造(1545)は、前記第1の銅構造(1125)の前記少なくとも一部と接触し、前記方法はさらに、 前記第1の誘電体層(1105)上のかつ前記第2の銅構造(1545)に隣接する前記犠牲誘電体層(1120、1130)を除去するステップと、 前記第2の銅構造(1545)と前記第1の銅構造(1125)とをアニールすることによって前記銅相互接続(1645)を形成するステップとを含む、方法。
F-Term (32)：
5F033HH11 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ23 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP14 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ48 ,  5F033QQ73 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033SS08 ,  5F033SS13 ,  5F033SS15 ,  5F033XX05 ,  5F033XX33
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM