Pat
J-GLOBAL ID:200903005920414904

半導体記憶装置

Inventor:
Applicant, Patent owner:
Agent (1): 徳若 光政
Gazette classification:公開公報
Application number (International application number):1994180638
Publication number (International publication number):1996032035
Application date: Jul. 08, 1994
Publication date: Feb. 02, 1996
Summary:
【要約】 (修正有)【目的】 誤書き込みを防止し、記憶データの書き込み・消去に必要な電圧を内部回路で発生し、外部電源を低電圧化し、データ線結合メモリセルのビット数を増やして高速高性能のフラッシュメモリ等を提供する。【構成】 2層ゲート構造型メモリセルのローカルデータ線LDL0及びLDL1等となる拡散層を、同一列に配置されたメモリセルMCにより共有し、ローカルソース線LSL0等となる拡散層を、隣接する2列のメモリセルMCと共有する。また、書き込みは、浮遊ゲートとドレイン間の、消去は、チャンネルと浮遊ゲート間の、トンネル現象でそれぞれ行う。メモリセルMCの共通ドレインやソースとなる拡散層にそれぞれ対応しかつ平行して、シート抵抗値の小さな金属配線層からなるサブデータ線SDL0及びSDL1等ならびにサブソース線SSL0等を設け、これらに対応する拡散層の間を所定数のコンタクトCBやCCを介して結合する。
Claim (excerpt):
その所定数ごとにドレイン又はソースとなる拡散層を共有する2層ゲート構造型のメモリセルと、上記拡散層に対応しかつ平行して設けられ所定の間隔をおいて対応する上記拡散層に結合されるサブデータ線又はサブソース線とを含むメモリアレイを具備することを特徴とする半導体記憶装置。
IPC (6):
H01L 27/115 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3):
H01L 27/10 434 ,  G11C 17/00 307 D ,  H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page